

# Arhitectura 80x86

## *Scurt istoric al familiei x86:*

- Primul microprocesor **4004** era pe 4 biți (apărut în 1970);
- doi ani mai târziu i-a urmat **8008** și apoi **8080** care erau procesoare pe 8 biți;
- **8086** a apărut în 1978 și apoi i-a urmat **80286** (procesoare pe 16 biți).

Un caz special este procesorul **8088**, cu aceeași structură ca 8086, dar care comunică în exterior printr-o magistrală de 8 biți și nu de 16 biți ca 8086, proiectat astfel din economie.


Îmbunătățirile aduse de la un procesor la altul de-a lungul timpului s-au bazat pe tendința de a obține ***o putere de calcul mai mare*** prin

*creșterea numărului de biți prelucrați* la momentul curent.

- în următoarea etapă s-a trecut la prelucrări pe 32 biți (începând cu **80386** și continuând apoi cu **80486**, apoi seria ***Pentium I, II, etc***)
- mai recent: cele pe 64 biți (de la **Core 2** spre **Core i3, i5, i7 – gen 1, 2, ... , 8**).

## Microprocesorul

### (Unitatea centrala de procesare – UCP sau CPU)



= Elementul de bază al unui SC

= un *cip* deosebit de complex plasat de obicei ***pe placa de bază (PB)***

din ***unitatea centrala (UC)*** a ***sistemului de calcul (SC)***

- asigură:

- ***procesarea datelor***: interpretarea, prelucrarea și controlul acestora,

- ***supervizează transferurile*** de informații și

- ***controlează activitatea*** generală a ***celorlalte componente*** care alcătuiesc SC

**DAR la nivel software ?**

# Arhitectura software 8086 – procesor pe 16 biti

## Ce inseamna “procesor pe 16 biti” ?

**REGISTRII interni** sunt de **16 biti**

Registru = o structura interna de baza a CPU,  
necesara in efectuarea operatiilor

**UCP 8086** are registrii interni: **AX, BX, CX, DX**

**SI, DI, BP, SP** – de **16 biti** : `mov AX, 2 -> AX=0002h`


Registrii **AX, BX, CX, DX** pot fi fol. si ca registrii de **8 biti** : `mov AL, 2 -> AL= 02h`

Ca parte **HIGH** (AH,BH,CH,DH) sau parte **LOW** (AL,BL,CL,DL)      sau `mov AH, 2 -> AH=02h`

*se citeste: “muta in registrul \_\_\_ valoarea 2”*

2 blocuri mari :

- UNITATE de EXECUTIE (EU – Execution Unit)
- UNITATE de INTERFATA cu busurile (BIU – Bus Interface Unit)



# Arhitectura software


## 8086 – procesor pe 16 biti

- La un procesor pe 16 biti:

**REGISTRII interni** sunt de **16 biti**

Registru = o structura interna de baza a CPU,  
necesara in efectuarea operatiilor

UCP 8086 are registrii interni: AX, BX, CX, DX



SI, DI, BP, SP – de 16 biti : mov AX, 2 -> AX=0002h

Registrii AX, BX, CX, DX pot fi fol. si ca registrii de 8 biti : mov AL, 2 -> AL= 02h

Ca parte HIGH (AH,BH,CH,DH) sau parte LOW (AL,BL,CL,DL)                      sau mov AH, 2 -> AH=02h

*se citeste: "muta in registrul \_\_\_ valoarea 2"*

**2 blocuri mari :**


- **UNITATE de EXECUTIE (EU – Execution Unit)**
- **UNITATE de INTERFATA cu busurile (BIU – Bus Interface Unit)**

# Microprocesorul I8086 are două componente principale:


*unitatea de execuție (EU)*

și

*unitatea de interfață cu bus-urile (BIU).*



# EU și BIU




- **EU** are doar rolul de a executa instrucțiunile extrase de BIU, neavând nici o legătură cu magistrala sistemului.
- În timp ce EU își îndeplinește sarcina, BIU extrage noi instrucțiuni pe care le organizează într-o coadă de așteptare (*queue*).
- **BIU** pregătește execuția fiecărei instrucțiuni, astfel: extrage o instrucțiune din memorie, o depune în coada de instrucțiuni și calculează adresa din memorie a unui eventual operand. La terminarea execuției unei instrucțiuni, EU are deja la dispoziție o nouă instrucțiune în coada de așteptare construită de BIU.
- Cele două unități, EU și BIU, lucrează deci în paralel, existând momente de sincronizare și așteptare între ele. Funcționarea paralelă a celor două unități (BIU și EU) este transparentă utilizatorului. Această arhitectură se mai numește și arhitectură cu prelucrare secvențial – paralelă de tip **pipeline cu 2 etaje**.
- **Unitatea de execuție EU** conține o **unitate logico-aritmetică (ALU)** și **Unitatea de Comandă sau Control** a EU de 16 biți, **regISTRUL indicatorilor de stare (FLAGS)**, **regISTRUL operatorilor (TEMPORARI)** și **REGISTRII GENERALI (de date și adresare)**.
- **Unitatea de interfață BIU** conține indicatorul de instrucțiuni IP (Instruction Pointer), REGISTRII SEGMENT, un bloc de CONTROL SI INTERFATARE AL MAGISTRALEI, un bloc SUMATOR de generare a adresei pe 20 biți și o memorie organizată sub forma unei COZI, în care sunt depuse instrucțiunile extrase de BIU (Instruction Queue, de 6 locații - octeți). Singurele momente în care coada trebuie reinițializată, și deci EU trebuie să aștepte efectiv citirea unei instrucțiuni, sunt cele care urmează după execuția unei instrucțiuni de salt (acolo, anticiparea instrucțiunii ce urmează poate fi eronată).

# Arhitectura software

2 blocuri mari :

8086 – procesor pe 16 biti

- **UNITATE de EXECUTIE (EU – Execution Unit)**
- **UNITATE de INTERFATA cu busurile (BIU – Bus Interface Unit)**




- In timp ce una lucreaza, si cealalta lucreaza

=> conceptul “*pipeline de instructiuni*”


Astfel, 8086 implementeaza un

*pipeline cu 2 etaje*



- In timp ce **BIU** aduce din memorie (“*Fetch*”) *instructiunea 1*, **EU** asteapta (Wait)  
(= *perioada de latentă, de umplere a liniei pipeline*), dar apoi :
- In timp ce **BIU** realizeaza **Fetch** pentru *instructiunea 2*, **EU** Executa *instructiunea 1*
- In timp ce **BIU** realizeaza **Fetch** pentru *instructiunea 3*, **EU** Executa *instructiunea 2*, ...





### Unitatea de interfata

BIU

Busuri externe

### EU (Unitatea de Executie)

– contine registrii de date, de adresare, ...

Care este rolul **EU** ?

- sa *execute* operatii

Ce fel de operatii?

⇒ Are un

**ALU** Arithmetic & Logic Unit


In gen:

- **Rezultatul - tot pe 16 biti**

+ posibilitatea indicarii

unor **situatii exceptionale** (REGISTRUL de **FLAG-uri**)


- **9 "indicatori" posibili**




**EU (Unitatea de Executie)**  
 – contine **registrii de date, de adresare, temporari** – pt operanzi, **ALU, FLAGS**

De unde vin **comenzile/instructiunile** pe care le are de executat?  
**Bloc de decodificare cod operatie si comanda EU**  
 (se mai spune si **UNITATE DE COMANDA/CONTROL**)

*Si inainte de a ajunge in acest bloc, de unde vin?*






# Bloc de calcul ADRESA

Insumeaza 16 b cu 16 b si rezulta o adresa pe 20 b

## Registrii segment:




- de COD: CS (Code Segment),
- de DATE: DS (Data Segment),
- de STIVA: SS (Stack Segment),
- de oricare: ES (Extra Segment)



## Instruction Pointer IP:

Pointer la instructiunea "curenta"  
(ce urmeaza sa se execute)


Se aduna 16 b cu 16 b si rezulta o adresa pe 20 b ?!?!?!?!?!?



# Calculul adresei fizice

## Adrese logice valide:

- CS:IP – cod
- DS: offset (AE) – date
- SS:SP – stiva
- ES: offset (AE) – extra date



$$AE = [BX | BP]_{opt} + [DI | SI]_{opt} + [\text{deplasament } 8/16 \text{ biți}]_{opt}$$

*AE este adresa efectiva a unui operand din memorie*

- Segmentele sunt locatii contigue de memorie (de tip *paragraph*, adica **multiplu de 16** – de aici cele 4 zerouri in binar sau 1 zero in hexa)
- Segmentele au dimensiunea maxima de 64k (cat se poate cuprinde cu cei 16 biti ai offsetului)
- Segmentele pot fi adiacente, disjuncte, partial sau complet suprapuse

$$AF_{20} = 16 \cdot RS_{16} + \text{offset}_{16}$$

Calculul – realizat de BIU

# Calculul adresei fizice (2)

**Adresa = Segm : offset**

**Offset** poate fi format din 3 categorii:  $\text{deplasament} + \begin{matrix} [BX] \\ [BP] \end{matrix} + \begin{matrix} [SI] \\ [DI] \end{matrix}$  ADRESARE INDIRECTA

Regula:

$[BX/-] \Rightarrow \text{Segm} = DS$

$[BP] \Rightarrow \text{Segm} = SS$



12000 h+

0002 h

**12002** h

**Exemplu:** 1200:0002 => 12000+0002=12002h

- 12000h+0000h = Adresa fizica de inceput a segmentului
- 12000h+FFFFh = Adresa fizica de sfarsit a segmentului



Adresa logica	Segment	Offset Implicit	Semnificatie
CS:IP	CS	IP	Adresa instructiune curenta
SS:SP	SS	SP	Adresa ultimului element introdus in stiva
SS:BP	SS	BP	Adresa primului element introdus in stiva
DS:offset	DS	BX sau nimic, DI sau SI, (+deplasament)	Adresa datei

# Memoria

**Zona de memorie** – trebuie vazuta ca **un dulap cu sertare**,  
fiecare sertar avand dimensiunea unui octet

– in interiorul sertarului incapce un singur octet si numai unul

**Adresa sertarului** = “locatie” = o **eticheta**

- **intr-o locatie din memorie incap 8 biti, adica un octet** (sau 1Byte in engl)

=> **un cuvânt (word)** se va depune la **2 octeti consecutivi (2B)**

⇒ **un dublucuvânt (doubleword)** se va depune la **4 octeti consecutivi (4B)**

in ordinea data de conventia **Little Endian**

⇒ La 8086 zona de memorie e constituita din **SEGMENTE**

Exista segmente : **de cod, de date, de stiva, extra**

⇒ **STIVA** = tot zona de date, dar organizata dupa principiul **LIFO**

Vom spune ca avem 3 tipuri de segmente:

care contin **COD**, care contin **DATE**, care contin date din **STIVA**





# Protectia datelor



**Segmentul de cod** – *protejat* – prin **IP (instruction pointer)**

IP nu e accesibil programatorului, IP se incrementeaza/decrementeaza *in mod automat*, deodata cu rulara codului !

**Segmentul de stiva** – *protejat prin ordine si dimensiune* !

SP (stack pointer)

BP (base pointer), BP=0000h

- Nu se pot depune/lua **octeti (B-bytes)**,

ci doar **2B, 4B, 8B** – deci putere de-a lui 2



**DOAR CUVINTE** (8086, 286):

2B, 2B, 2B, 2B, ...

sau **DUBLUCUVINTE** (386) :

4B, 4B, 4B, 4B, ...

sau **CVADRUPLOCUVINTE** (Core2)

8B, 8B, 8B, 8B, ...

# Care sunt “legale” si care nu ?

Instructiuni de lucru cu stiva:

*push operand* si *pop operand*

*push operand* – depune *operandul* pe stiva ca un nou element

*pop operand* – preia de pe stiva un element, depunandu-l in *operand*

Push AX

~~Push AL~~

Push EAX

Push BX

Push BP

~~Push CL~~

Push DX

~~Push DH~~

Push EAX

Push SI

Push DI

Push SP

similar cu *pop*

**! Operand = 16 biti (de la 8086 ↑)  
32 biti (de la 386 ↑)**

Principiul de lucru: *la care* din ele, *cum* avem acces ?

**CODUL (8b)**




**CS:IP**

**DATELE (8b)**



**DS: offset sau ES:offset**

**STIVA (8b) - LIFO**





**SS: BP sau SS:SP**

In aranjarea datelor in memorie, indiferent ca sunt in **zona de date** sau **zona de stiva**, se aplica mereu aceeasi conventie: la 80x86 – **Little END - ian**

# EMU8086

Simulator de procesor pe .???. Biti



# EMU – 3 ferestre principale

- 1- unde *se scrie codul efectiv*

- 2- unde *se observa continutul registrilor, memoriei, etc* si se comanda executia programului

- 3 – unde *se observa instructiunea ce urmeaza a se executa*

The screenshot displays the main interface of an x86 emulator. It is divided into several panes:

- Source Code Pane (Left):** Shows assembly code with line numbers 01 to 17. The code includes comments, an origin address, and instructions: `org 100h`, `mov ax, 2`, `mov bx, 4`, `add ax, bx`, and `ret`. A purple circle labeled '1' is around the `ret` instruction.
- Registers Pane (Middle-Left):** A table showing the state of registers AX, BX, CX, DX, CS, IP, and SS. The IP register is highlighted with a purple circle labeled '1'.
- Memory Pane (Middle-Right):** Shows memory addresses from 07100 to 0710F. The instruction at 07102 is highlighted with a purple circle labeled '2'. The instruction is `MOV AX, 00002h`.
- Source Code Pane (Bottom):** A smaller window titled 'original source co...' showing the same assembly code. The instruction `mov ax, 2` is highlighted with a yellow background and a purple circle labeled '3'.

At the top, there are menu bars (file, edit, debug, view, etc.) and control buttons (Load, reload, step back, single step, run). A 'step delay ms: 0' field is also visible.

# EMU – stiva si “memoria”

Stiva nu e tot in memorie ??? R: ba da (in segm SS), doar ca zona respectiva din memorie se considera de tip LIFO! => lucrul cu ea e diferit (stiva e gestionata altfel decat o zona “normala” din memorie)

• Inainte de executie:

dupa executie:

emulator: noname.com\_

file math debug view external virtual devices virtual drive help

Load reload step back single step run step delay ms

registers

	H	L
AX	00	00
BX	00	00
CX	00	09
DX	00	00
CS	0700	
IP	0100	
SS	0700	
SP	0000	
BP	0000	
SI	0000	
DI	0000	
DS	0700	
ES	0700	

0700:0100

```
07100: B8 184 7
07101: 34 052 4
07102: 12 018 3
07103: BB 187 0
07104: 9A 154 U
07105: 78 120 x
07106: 50 080 P
07107: 53 083 S
07108: C3 195 t
07109: 90 144 E
0710A: 90 144 E
0710B: 90 144 E
0710C: 90 144 E
0710D: 90 144 E
0710E: 90 144 E
0710F: 90 144 E
07110: 90 144 E
07111: 90 144 E
07112: 90 144 E
07113: 90 144 E
07114: 90 144 E
07115: 90 144 E
...
```

0700:0103

```
MOV AX, 01234h
MOV BX, 0789Ah
PUSH AX
PUSH BX
RET
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
...
```

screen source reset aux vars debug stack

emulator: noname.com\_

file math debug view external virtual devices virtual drive help

Load reload step back single step run step delay ms

registers

	H	L
AX	12	34
BX	78	9A
CX	00	09
DX	00	00
CS	0700	
IP	0108	
SS	0700	
SP	FFFA	
BP	0000	
SI	0000	
DI	0000	
DS	0700	
ES	0700	

0700:FFFA




```
16FFA: 9A 154 0
16FFB: 78 120 x
16FFC: 34 052 4
16FFD: 12 018 3
16FFE: 00 000 NULL
16FFF: 00 000 NULL
17000: 00 000 NULL
17001: 00 000 NULL
17002: 00 000 NULL
17003: 00 000 NULL
17004: 00 000 NULL
17005: 00 000 NULL
17006: 00 000 NULL
17007: 00 000 NULL
17008: 00 000 NULL
17009: 00 000 NULL
1700A: 00 000 NULL
1700B: 00 000 NULL
1700C: 00 000 NULL
1700D: 00 000 NULL
1700E: 00 000 NULL
1700F: 00 000 NULL
...
```

0700:0108

```
MOV AX, 01234h
MOV BX, 0789Ah
PUSH AX
PUSH BX
RET
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
...
```

screen source reset aux vars debug stack

# Depunerea datelor in stiva



- In memorie: - zona aleatoare
- informatia se insereaza ↓
- (de la adrese mai mici spre adrese mai mari)
- In stiva: LIFO
- informatia se insereaza ↑
- (de la adrese mai mari spre adrese mai mici)

16FFA:	9A	154	Ü	MOU AX, 01234h
16FFB:	78	120	x	MOU BX, 0789Ah
16FFC:	34	052	4	PUSH AX
16FFD:	12	018	‡	PUSH BX

Cum se calculeaza adresa fizica ?

Segm:offset = abcd:WXYZ => abcd0+WXYZ (calculat in hexa)

abcd0h+  
— WXYZ

Exemplu 0700h:FFFAh => 16FFAh pe 20 biti (rezultata din 16b:16b)

# Calculul adresei unde se depune informatia

• **Exercitiu :**

Fie registrele CPU in urmatoarea stare:

CS=3456h

DS=1234h

SS=9876h

SP=1210h

DI=3400h

BX=5600h

IP=2400h

**Adresa instructiunii urmatoare** va fi :

CS:IP adica 3456h:2400h => 36960h

$$\begin{array}{r} 34560 \text{ h} + \\ 2400 \text{ h} \\ \hline 36960 \text{ h} \end{array}$$

**Adresa unde se afla datele** va fi:

Data de DS:DI sau DS:BX sau o combinatie a lor, depinde de modul de adresare.

De ex. avem mov AX, [BX] ; atunci **data** va fi din DS:BX, deci 1234h:5600h => 17940h

$$\begin{array}{r} 12340 \text{ h} + \\ 5600 \text{ h} \\ \hline 17940 \text{ h} \end{array}$$

**Adresa ultimului element introdus in stiva:**

SS:SP, deci 9876h:1210h => 99970h

$$\begin{array}{r} 98760 \text{ h} + \\ 1210 \text{ h} \\ \hline 99970 \text{ h} \end{array}$$

**Adresa primului element introdus in stiva:**

SS:BP, deci 9876h:0000h => 98760h

$$\begin{array}{r} 98760 \text{ h} + \\ 1200 \text{ h} \\ \hline 99960 \text{ h} \end{array}$$

**CODUL**

CS:IP

**DATELE**

DS: offset sau ES:offset

**STIVA - LIFO**

SS: BP sau SS:SP



# Scenariul 1 (*pe jos* tot drumul) versus Scenariul 2 (cu autobuzul cateva statii) si de acolo *pe jos*

START

STOP

Adresa **fizica** – raportat la **inceput**  
(incrementarea incepe de la inceputul zonei de memorie)



Scenariul 1: **36010 pasi**




Adresa **relativa** – raportat la “**statie**”  
(incrementarea incepe de la inceputul zonei segment)



Scenariul 2: **3 statii cu autobuzul + 10 pasi**

# Adresarea segmentata

Logic: Memoria la **8086**



**1 Mega** =  $2^{20}$  => sunt necesari 20 biti pt adresare -> **5 cifre hexa**

**Dar** operatiile se pot realiza doar pe **16 biti** ?????

(registrele interne sunt pe maxim 16 biti, fiind procesor pe 16 biti)

Solutia: in loc sa se multumeasca sa acceseze doar **64koccteti** o data, au propus **adresarea segmentata**

(segmentul = ca o zona de interes la momentul curent = ca o LUPA)

DOAR ca pot exista :

Segmente de **COD**, **DATE**, **STIVA**, **EXTRA**


Pot avea orice lungime = Multiplu(16), dar **maxim 64k** in interior

➔ o **ADRESA FIZICA** se va exprima sub forma **ADRESA LOGICA**:

Adresare **relativa** la segment

(raportat la adresa de inceput a segmentului

Si NU la cea de inceput a intregii zone de memorie)




# Trecerea de la CPU pe 16 biti la CPU pe 32 biti

8086, 80286



↓ De la 16b la 32b

80386, 80486, ...



# Arhitectura procesoarelor din familia 80x86

## Evolutia familiei 80x86 pana la 32 biti (IA-32)

Anca APATEAN -UTCN

### Registrii procesorului 80386

- sugereaza evolutia familiei 80x86  
de la 16 biti la 32 biti

-> s-au extins toti registrii  
(cu exceptia registrilor segment)

de la 16 biti la 32 biti


- extensie specificata prin prefixarea numelor cu litera  
E („extended”)

- jumatatea mai transparenta a registrilor  
ilustreaza evolutia de la 8086 la 80386:

-> a crescut:

- atat dimensiunea unor registri  
(de la 16 biti la 32 biti)
- cat si nr registrilor segment

8086, 80286



# Arhitectura procesoarelor din familia 80x86

## Evolutia familiei 80x86 pana la 32 biti (2)

Tabelul 1. Regiștrii procesoarelor din familia 80x86

Registru	Nr biti	Nume Registru	Aparut incepand cu CPU
<b>Registrii de uz general (GPR)</b>			
Date	8	AL,BL,CL,DL,AH,BH,CH,DH	8086↑
	16	AX,BX,CX,DX	8086↑
	32	EAX,EBX,ECX,EDX	80386↑
Pointer	16	SP,BP	8086↑
	32	ESP,EBP	80386↑
Index	16	SI,DI	8086↑
	32	ESI,EDI	80386↑
<b>Registrii segment</b>			
Segment	16	CS,DS,SS,ES	8086↑
	16	FS,GS	80386↑
<b>Registrii speciali</b>			
Pointer la instructiune	16	IP	8086↑
	32	EIP	80386↑
Indicatori de conditii	16	Flags	8086↑
	32	Eflags	80386↑

Procesoarele din familia 80x86 au

**3 categorii** principale de registri:

**I. registrii de UZ GENERAL**


**II. registrii SEGMENT**

**III. registrii SPECIALI**

- setul de registri al fiecarui procesor este de fapt **un superset** al procesoarelor aparute anterior.

# EMU8086

Simulator de procesor pe 16 biti



Ce categorii de registri apar?

**De uz general:**

**Date:** *litera X*

**Pointer:** *litera P*

**Index:** *litera I*

**Segment:** *litera S*

**Speciali:**

“pointer la instruct”:

“indicator”ilor de conditii

Registru	Nr biti	Nume Registru	Aparut incepand cu CPU
<b>Registrii de uz general (GPR)</b>			
Date	8	AL,BL,CL,DL,AH,BH,CH,DH	8086↑
	16	AX,BX,CX,DX	8086↑
	32	EAX,EBX,ECX,EDX	80386↑
Pointer	16	SP,BP	8086↑
	32	ESP,EBP	80386↑
Index	16	SI,DI	8086↑
	32	ESI,EDI	80386↑
<b>Registrii segment</b>			
Segment	16	CS,DS,SS,ES	8086↑
	16	FS,GS	80386↑
<b>Registrii speciali</b>			
Pointer la instructiune	16	IP	8086↑
	32	EIP	80386↑
Indicatori de conditii	16	Flags	8086↑
	32	Eflags	80386↑

# Arhitectura procesoarelor din familia 80x86

## Evolutia familiei 80x86 pana la 32 biti (3)

Anca APATEAN -UTCN

### I. Registrii de uz general (GPR, General Purpose Registers)

pot fi impartiti in: **registrii DE DATE**, reg. **POINTER**, reg. **INDEX** (ultimele 2 categorii se mai numesc "de adresare")

#### I.a) Regiștrii generali DE DATE

- fol pt a stoca temporar operanzi și rezultate în CPU.

La procesoarele 8086,8088,80186,80188 acesti registri au o dimensiune de 16 biti, avand funcții implicite:

#### AX – registru "accumulator"

– folosit la înmulțiri și împărțiri pe 8 biți, conversii, etc

**BX – registru de bază** în adresare la operații cu memoria, dar poate fi folosit și la translații

**CX – registru contor** – folosit în general în operații cu șiruri sau bucle

**DX – registru de date** (se mai num. *extensia accumulatorului*)

- este folosit la adresare indirectă a porturilor, la înmulțiri și împărțiri pe 16 biți.

Registru	Nr biti	Nume Registru	Aparut incepand cu CPU
<b>Registrii de uz general (GPR)</b>			
<b>Date</b>	8	AL,BL,CL,DL,AH,BH,CH,DH	8086↑
	16	AX,BX,CX,DX	8086↑
	32	EAX,EBX,ECX,EDX	80386↑
<b>Pointer</b>	16	SP,BP	8086↑
	32	ESP,EBP	80386↑
<b>Index</b>	16	SI,DI	8086↑
	32	ESI,EDI	80386↑
<b>Registrii segment</b>			
Segment	16	CS,DS,SS,ES	8086↑
	16	FS,GS	80386↑
<b>Registrii speciali</b>			
Pointer la instructiune	16	IP	8086↑
	32	EIP	80386↑
Indicatori de conditii	16	Flags	8086↑
	32	Eflags	80386↑

# Arhitectura procesoarelor din familia 80x86

## Evolutia familiei 80x86 pana la 32 biti (3)

Anca APATEAN -UTCN

### I. Registrii de uz general (GPR, General Purpose Registers)

#### I.a) Regiștrii generali DE DATE

Primii 4 registri pot fi adresati la nivel de:

**octet (ex: AL, AH, BL, BH, ...), deci pe 8 biți**  
**cuvint (ex:AX, BX, CX, DX), deci pe 16 biți**  
**(sau dublu-cuvint(EAX, EBX, ...)- de la 386↑)**

L, H= părțile *LOW*, resp *HIGH*

E - “extended” (extins).

Incepend de la procesoarele 80386↑,  
registrii de date au fost **extinsi la 32 biti**,

Registru	Nr biti	Nume Registru	Aparut incepand cu CPU
<b>Registrii de uz general (GPR)</b>			
<b>Date</b>	8	AL,BL,CL,DL,AH,BH,CH,DH	8086↑
	16	AX,BX,CX,DX	8086↑
	32	EAX,EBX,ECX,EDX	80386↑
<b>Pointer</b>	16	SP,BP	8086↑
	32	ESP,EBP	80386↑
<b>Index</b>	16	SI,DI	8086↑
	32	ESI,EDI	80386↑
<b>Registrii segment</b>			
Segment	16	CS,DS,SS,ES	8086↑
	16	FS,GS	80386↑
<b>Registrii speciali</b>			
Pointer la instructiune	16	IP	8086↑
	32	EIP	80386↑
Indicatori de conditii	16	Flags	8086↑
	32	Eflags	80386↑



# Arhitectura procesoarelor din familia 80x86

## Evolutia familiei 80x86 pana la 32 biti (4)

### I. Registrii de uz general (GPR, General Purpose Registers)

#### I.b) Regiștrii POINTER

SP și BP - destinați lucrului cu stiva,

dar pot fi folosiți și în anumite instrucțiuni de transfer, aritmetice și logice ca regiștrii pe 16 biți.

**Registrul SP (Stack Pointer)** implicit pointează spre **ultimul element introdus în stivă**

**Registrul BP (Base Pointer)** implicit pointează către **baza stivei**

(BP mai poate fi folosit și pentru adresarea în cadrul altor segmente).

Incepand de la procesoarele **80386**↑  
**regiștrii pointer** au fost extinsi la **32 biti**: ESP și EBP

Anca APATEAN -UTCN

Registru	Nr biti	Nume Registru	Aparut incepand cu CPU
<b>Registrii de uz general (GPR)</b>			
<b>Date</b>		AL,BL,CL,DL,AH,BH,CH,DH	8086↑
		AX,BX,CX,DX	8086↑
		EAX,EBX,ECX,EDX	80386↑
<b>Pointer</b>	16	SP,BP	8086↑
	32	ESP,EBP	80386↑
<b>Index</b>		SI,DI	8086↑
		ESI,EDI	80386↑
<b>Registrii segment</b>			
Segment	16	CS,DS,SS,ES	8086↑
	16	FS,GS	80386↑
<b>Registrii speciali</b>			
Pointer la instructiune	16	IP	8086↑
	32	EIP	80386↑
Indicatori de conditii	16	Flags	8086↑
	32	Eflags	80386↑

## Arhitectura procesoarelor din familia 80x86

### Evoluția familiei 80x86 până la 32 biți (4)

#### I. Registrii de uz general (GPR, General Purpose Registers)

##### I.c) Regiștrii INDEX –

##### SI și DI (Source Index și Destination Index)

- destinați transferurilor sau lucrului cu șiruri de octeți sau cuvinte.

Regiștrii SI/DI conțin adresa relativă curentă a șirului *sursă/destinație*,

putând fi utilizați și la instrucțiuni de transfer, aritmetice sau logice sau pentru adresare.

Incepând de la procesoarele 80386↑  
regiștrii index au fost extinși la 32 biți **ESI, EDI**.

Reg pointer și reg index se mai numesc generic **regiștrii de adresare** deoarece pe lângă utilizarea lor implicită, mai pot fi folosiți în anumite instrucțiuni aritmetice și logice.

Anca APATEAN -UTCN

Registru	Nr biți	Nume Registru	Aparut incepand cu CPU
<b>Registrii de uz general (GPR)</b>			
<b>Date</b>		AL,BL,CL,DL,AH,BH,CH,DH	8086↑
		AX,BX,CX,DX	8086↑
		EAX,EBX,ECX,EDX	80386↑
<b>Pointer</b>		SP,BP	8086↑
		ESP,EBP	80386↑
<b>Index</b>	16	<b>SI,DI</b>	8086↑
	32	<b>ESI,EDI</b>	80386↑
<b>Registrii segment</b>			
Segment	16	CS,DS,SS,ES	8086↑
	16	FS,GS	80386↑
<b>Registrii speciali</b>			
Pointer la instructiune	16	IP	8086↑
	32	EIP	80386↑
Indicatori de conditii	16	Flags	8086↑
	32	Eflags	80386↑

# Arhitectura procesoarelor din familia 80x86

## Evolutia familiei 80x86 pana la 32 biti

Anca APATEAN -UTCN

## II. Regiștrii SEGMENT

Proc. 8086,8088,80186 si 80188 au definite 4 tipuri de registri segment:

### CS (Code Segment)

- adresa segmentului de cod sau program
- conține instrucțiuni,

### DS (Data Segment)

- adresa segmentului de date curent
- contine variabilele programului

### SS (Stack Segment)

- adresa segmentului de stivă curent și

### ES (Extra Segment)

- adresa segmentului de date suplimentar.

Registru	Nr biti	Nume Registru	Aparut incepand cu CPU
<b>Registrii de uz general (GPR)</b>			
Date		AL,BL,CL,DL,AH,BH,CH,DH	8086↑
		AX,BX,CX,DX	8086↑
		EAX,EBX,ECX,EDX	80386↑
Pointer		SP,BP	8086↑
		ESP,EBP	80386↑
Index		SI,DI	8086↑
		ESI,EDI	80386↑
<b>Registrii segment</b>			
Segment	16	CS,DS,SS,ES	8086↑
	16	FS,GS	80386↑
<b>Registrii speciali</b>			
Pointer la instructiune	16	IP	8086↑
	32	EIP	80386↑
Indicatori de conditii	16	Flags	8086↑
	32	Eflags	80386↑

# Arhitectura procesoarelor din familia 80x86

## Evolutia familiei 80x86 pana la 32 biti (5)

Anca APATEAN -UTCN

### II. Regiștrii SEGMENT

**CS** contine *codul ce se executa la momentul curent*.  
CPU realizeaza o operatie de „fetch” (aducere) asupra  
instructiunii data de **CS:IP**.

Regiștrii segment au o dimensiune de 16 biti si  
rețin *adresele de început ale segmentelor active*,  
corespunzătoare fiecărui tip de segment.

În fiecare moment al execuției  
este declarat **ACTIV** câte  
*un singur segment din fiecare tip*.

Incepand de la procesoarele 80386  
*au fost adaugati* 2 registrii segment suplimentari: **FS, GS**.

Registru	Nr biti	Nume Registru	Aparut incepand cu CPU
<b>Registrii de uz general (GPR)</b>			
Date		AL,BL,CL,DL,AH,BH,CH,DH	8086↑
		AX,BX,CX,DX	8086↑
		EAX,EBX,ECX,EDX	80386↑
Pointer		SP,BP	8086↑
		ESP,EBP	80386↑
Index		SI,DI	8086↑
		ESI,EDI	80386↑
<b>Registrii segment</b>			
Segment	16	CS,DS,SS,ES	8086↑
	16	FS,GS	80386↑
<b>Registrii speciali</b>			
Pointer la instructiune	16	IP	8086↑
	32	EIP	80386↑
Indicatori de conditii	16	Flags	8086↑
	32	Eflags	80386↑

# Arhitectura procesoarelor din familia 80x86

## Evoluția familiei 80x86 până la 32 biți

Anca APATEAN -UTCN

### III. Registrii speciali

#### III.a) Registrul POINTER LA INSTRUCȚIUNE – IP (Instruction Pointer)

conține offsetul (adresa relativă) instrucțiunii curente  
(*instrucțiunea ce urmează să se execute*)

în cadrul **segmentului de cod curent (CS)**,

- e manipulat exclusiv de către BIU  
(programele nu au acces direct la IP).

În mod normal, conținutul registrului IP este **incrementat pe măsură ce instrucțiunile sunt executate (secvențial)** cu numărul de octeți ai instrucțiunii curente,

dar există și instrucțiuni care modifică registrul IP în diverse moduri, nesevențial (de exemplu instrucțiunile de salt JMP, CALL, J[condiție], RET, IRET).

Începând de la procesoarele 80386, registrul IP a fost **extins la 32 biți** și se numește EIP.

Registru	Nr biți	Nume Registru	Aparut începând cu CPU
<b>Registrii de uz general (GPR)</b>			
Date		AL,BL,CL,DL,AH,BH,CH,DH	8086↑
		AX,BX,CX,DX	8086↑
		EAX,EBX,ECX,EDX	80386↑
Pointer		SP,BP	8086↑
		ESP,EBP	80386↑
Index		SI,DI	8086↑
		ESI,EDI	80386↑
<b>Registrii segment</b>			
Segment		CS,DS,SS,ES	8086↑
		FS,GS	80386↑
<b>Registrii speciali</b>			
Pointer la instrucțiune	16	IP	8086↑
	32	EIP	80386↑
Indicatori de condiții	16	Flags	8086↑
	32	Eflags	80386↑

# Arhitectura procesoarelor din familia 80x86

## Evolutia familiei 80x86 pana la 32 biti

Anca APATEAN -UTCN

### III. Registrii speciali

#### III.b) Registrul INDICATORILOR DE CONDITII

– **Flags** sau **PSW (Program Status Word)**

= un registru special pe 16 biti,  
ce **contine un numar de 9 indicatori de conditii**  
(de stare și control) la 8086.

Un **flag** = **un indicator** reprezentat pe un bit.  
(ca un LED)

Indicatorii de stare ai PSW **sintetizează execuția ultimei instrucțiuni**, ei reținând **starea curentă a procesorului**.

Registru	Nr biti	Nume Registru	Aparut incepand cu CPU
<b>Registrii de uz general (GPR)</b>			
Date		AL,BL,CL,DL,AH,BH,CH,DH	8086↑
		AX,BX,CX,DX	8086↑
		EAX,EBX,ECX,EDX	80386↑
Pointer		SP,BP	8086↑
		ESP,EBP	80386↑
Index		SI,DI	8086↑
		ESI,EDI	80386↑
<b>Registrii segment</b>			
Segment		CS,DS,SS,ES	8086↑
		FS,GS	80386↑
<b>Registrii speciali</b>			
Pointer la instructiune	16	IP	8086↑
	32	EIP	80386↑
Indicatori de conditii	16	Flags	8086↑
	32	Eflags	80386↑

## Arhitectura procesoarelor din familia 80x86

### Evolutia familiei 80x86 pana la 32 biti

Anca APATEAN -UTCN

## Registrul Indicatorilor de Conditii–Flags/PSW(Program Status Word)

- contine indicatori de conditie (*bistabile*) a caror stare se modifica in urma executiei unor instructiuni



**INDICATORII DE STARE** - pe bitii **0,2,4,6,7** si **11** :

**C – Carry** –se seteaza (devine 1) daca in urma unei operatii aritmetice a aparut un **transport (carry) /un imprumut (borrow)** în afara domeniului de reprezentare a rezultatului

**P – Parity** –se seteaza dacă **nr de biți de 1** al rezultatului **este par**

**A – Auxiliary** – indică valoarea **transportului (carry/ borrow) între bitii 3 si 4** (între cifrele hexazecimale)- folosit in special la cifrele BCD;

**Z – Zero** – are val 1 dacă rezultatul ultimei instrucțiuni este **egal cu zero**

**S – Sign** –se seteaza când rezultatul ultimei operații este **un nr strict negativ** adică copiază bitul MSB al rezultatului;

**O – Overflow** – indică **depășire de gamă** dacă rezultatul ultimei instrucțiuni a depășit spațiul rezervat rezultatului, în cazul operanzilor considerați numere cu semn (dacă s-a modificat semnul rezultatului):

$$O = C \oplus \text{transport}_{\text{MSB-1, MSB}}$$

**INDICATORII DE CONTROL** - pe bitii **8,9,10**:

**T – Trap** – flag pt depanare; dacă are valoarea 1, atunci procesorul se oprește după fiecare instrucțiune, permitand executia pas cu pas;

**I – Interrupt** – flag de întrerupere ce controleaza raspunsul CPU la cererea de intreruperi mascabile: permite (dacă IF=1) sau invalidează (dacă IF=0) acceptarea întreruperilor externe mascabile care apar pe intrarea INT a CPU;  
- nu afectează întreruperile interne/ externe nemascabile

**D - Direction** – flag fol la lucrul cu șiruri pt a indica direcția de parcurgere de-a lungul șirului

- D=0 pt adrese crescătoare,
- D=1 pt adrese descrescătoare.

**Trap** si **Interrupt** se mai numesc si **flaguri de sistem**.

Incepad cu 80286, au fost implementati si indicatorii de sistem de pe bitii **12 +13 (IOPL)** si **14 (NT)**,

incepad de la procesoarele 80386, reg. indicatorilor de conditii a fost **extins la 32 biti (EFLAGS)**

# Arhitectura procesoarelor din familia 80x86

## Evoluția familiei 80x86 până la 32 biți

Anca APATEAN -UTCN

### Registrul Indicatorilor de Condiții—Flags/PSW(Program Status Word)

- conține indicatori de condiție (*bistabile*) a căror stare se modifică în urma execuției unor instrucțiuni



**INDICATORII DE STARE** - pe biții **0,2,4,6,7** și **11** :

**C – Carry** – se setează (devine 1) dacă în urma unei operații aritmetice a apărut un **transport (carry) /un împrumut (borrow)** în afara domeniului de reprezentare a rezultatului

**P – Parity** – se setează dacă **nr de biți de 1** al rezultatului **este par**

**A – Auxiliary** – indică valoarea **transportului (carry/ borrow)** **între biții 3 și 4** (între cifrele hexazecimale)- folosit în special la cifrele BCD;

**Z – Zero** – are val 1 dacă rezultatul ultimei instrucțiuni **este egal cu zero**

**S – Sign** – se setează când rezultatul ultimei operații este **un nr strict negativ** adică copiază bitul MSB al rezultatului;

**O – Overflow** – indică **depășire de gamă** dacă rezultatul ultimei instrucțiuni a depășit spațiul rezervat rezultatului, în cazul operanzilor considerați numere cu semn (dacă s-a modificat semnul rezultatului):

$$O = C \oplus \text{transport}_{\text{MSB}-1, \text{MSB}}$$

Exemple:

a)  $02h + 02h = 04h \rightarrow C=0, Z=0, S=0, O=0$

b)  $03h + 7Ch = 7Fh \rightarrow C=0, Z=0, S=0, O=0$

c)  $04h + 7Ch = 80h \rightarrow C=0, Z=0, S=1, O=1$

**0000 0100b+**

**0111 1100b**

**1000 0000b**

$$O = C \oplus \text{transport}_{\text{MSB}-1, \text{MSB}} = 0 + 1$$

d)  $80h + 80h = 00h \rightarrow C=1, Z=1, S=0, O=1$

**0000 0000b+**

**0000 0000b**

**0000 0000b**

$$O = C \oplus \text{transport}_{\text{MSB}-1, \text{MSB}} = 1 + 0 = 1$$

Exerciții propuse (0.25p fiecare):

Folosind registre pe 8 biți:

a)  $7Ah + 02h =$  b)  $6Bh + 14h =$

c)  $5Bh + 2Dh =$  d)  $63h + 1Dh =$

Folosind registre pe 16 biți

e)  $0A4B5h + 5B4Bh =$  f)  $0B3A4h + 4C5Ch =$

g)  $3a54h + 100h =$  h)  $7965h + 210h =$

Reanalizați punctele a) ...d) folosind registre pe 16 biți. Ce observați




# Setul de instrucțiuni 80x86

Instrucțiuni		Observații
de transfer	generale	MOV, MOVSB, MOVSW, MOVSD, XCHG MOVSB, MOVSW - 80386↑
	cu stiva	PUSH, POP, PUSHA, POPA, PUSHAD, POPAD PUSH, POP - 80186↑ PUSHAD, POPAD - 80386↑
	cu acumulatorul	XLAT, IN, OUT
	pt adrese	LEA, LDS, LES, LFS, LGS, LSS LFS, LGS, LSS - 80386↑
	cu flaguri	LAHF, SAHF, PUSHF, POPF, PUSHFD, POPFD PUSHFD, POPFD - 80386↑
aritmetice	pt adunare	ADD, XADD, ADC, INC XADD - 80486↑
	pt scădere	SUB, SBB, DEC
	pt negare	NEG
	pt înmulțire	MUL, IMUL IMUL - diverse forme - 80286↑
	pt împărțire	DIV, IDIV
	pt comparare	CMP, CMPXCHG, CMPXCHG8B CMPXCHG - 80486↑, CMPXCHG8B - Pentium↑
	pt corecția ACC	DAA, AAA, DAS, AAS, AAM, AAD
	pt extinderea ACC	CBW, CWD, CWDE, CDQ CWDE, CDQ - 80386↑
	logice	NOT, AND, OR, XOR
	de testare/comparare	TEST, BT, BT[S/R/C], BS[F/R], SETcc 80386↑
pe biți	de deplasare (shift)	SHL/SAL, SHR, SAR, SHLD, SHRD SHLD, SHRD - 80386↑
	de rotire (rotate)	ROL, RCL, ROR, RCR
	pt operații primitive	MOVSB, MOVSW, MOVSD, movs CMPB, CMPSW, CMPSD, cmps LODSB, LODSW, LODSD, lods STOSB, STOSW, STOSD, stos SCASB, SCASW, SCASD, scas MOVSD - 80386↑ CMPSD - 80386↑ LODSD - 80386↑ STOSD - 80386↑ SCASD - 80386↑
de manipulare a șirurilor	cu șiruri pe port	INSB, INSW, INSD, OUTSB, OUTSW, OUTSD [IN/OUT]SB/W - 80186↑ [IN/OUT]SD - 80386↑
	prefixe de repetare	REP, REPE/REPZ, REPNE/REPZ
specifice procedurilor/întreruperilor și de salt	de apel și revenire din procedură/întrerupere	CALL, RET INT, IRET
	de salt (ne)condiționat	JMP, J[condiție]
	pt controlul buclelor de program	JCXZ, LOOP, LOOPZ/LOOPE, LOOPNZ/LOOPNE
pt controlul explicit al unor indicatori (flaguri)	CMC, CL[flag], ST[flag], flag=C,D,I	

Numarul de instructiuni suportate de un processor x86

### Lungimea setului de instructiuni x86



- '15: Core i3, i5, i7 – gen V + **AVX-512** ← **Broadwell**
- '13: Core i3, i5, i7 – gen IV + **AVX2** si **FMA3** ← **Haswell**
- '11: Core i3, i5, i7 – gen II si III + **AVX** - reg SSE de la 128b la 256b ← **SandyBridge**
- '08: Core i3, i5, i7 – prima gen + **SSE4 (54 instr)** ← **Nehalem**
- '06: (Core 2 Duo / Quad) + **SSSE3 (16 instr), fara HT** ← **Core**
- '04: Intel: EM64T: +atomic compare and swap + **SSE3 (13 instr) cu HT**
- '03: **AMD: Arhit pe 64b** + inca 8 reg de 128b *modul long*
- '00: **P4 = PIII + SSE2 (144 instr.)** – DoublePrecision ← **Netburst**
- '99: **PIII = PII + SSE (70 instr.)** – 8 reg de 128b – FP-SinglePrecision

**Pentium Pro, P II**

Superscalar 3cai ('95-'97) ← **P6**

**Pentium, Pentium MMX**

+ 8 reg de 64b (+57 instr) ('93-'97) ← **P5**

Set extins +4 instr **486**

(+FPU integrat) ('89)

Set extins **386**

**Arhit pe 32b:** instr. pe 32 biti +alte noi ('85)

Set extins **286**

adresa pe **24** biti ('82)

**Instructiuni de baza**

**8086/8088**


(1978)

+ 60 instruct. **FPU** ('80)

**Microarhitectura**

**FMA = Fused Multiply-Add**  
**AVX = Advanced Vector eXtension**  
**SSE = Streaming SIMD Extension**  
**MMX=MultiMedia eXtention**

Revenind la schema ...



# Extragerea instructiunilor

## Organizarea segmentelor in memorie

### Exemplu:

La adresa **12002h** este stocat octetul **48h**

**Adresa fizica 12002h se va putea scrie**  
ca si **adresa logica 1200h:0002h**,  
unde segment va fi **1200h**, iar offset va fi **0002h**

Segmentul are dimensiunea maxima de 64k,  
deci cat poate fi adresat cu cei 16 biti (4 cifre hexa):  
de la **0000h ... FFFFh**

**! Un segment nu poate incepe decat  
la o adresa multiplu de 16**

- Adresele multiplu de 16 se scriu: **abcd0h**

**abcd0** h+  
**wxyz** h



**12000** h+  
**0002** h  
**12002** h

**De unde din memorie  
se extrage urmatoarea instructiune?**


Daca exemplul se refera la **segmentul de cod**,  
atunci octetul **48h** aflat la adresa **12002h** in memorie,  
ar putea fi octetul obtinut prin codificarea instructiunii **dec AX** (decrementare)

=> **CS=1200h si IP= 0002h**

Memoria

La 8086: 1MB

$1\text{MB} = 2^{20} \Rightarrow 20 \text{ biti de adresa} = 5 \text{ cifre hexa}$



# Extragerea instructiunilor

De unde din memorie se extrage urmatoarea instructiune?

Daca exemplul se refera la *segmentul de cod*, atunci octetul **48h** aflat la adresa **12002h** in memorie, ar putea fi octetul obtinut prin

**codificarea instructiunii *dec AX***

*– o instructiune ca oricare alta, codificata pe 1 octet*

=> **CS=1200h** si **IP= 0002h**



Deci spunem ca din memorie, de la adresa **12002h** s-a extras (operatia de FETCH) instructiunea **48h**

Dupa extragerea acestei instructiuni, registrul **IP va fi actualizat in mod automat** astfel incat sa se poata apoi extrage urmatoarea instructiune

=> deci IP va fi incrementat cu 1 in acest caz

La modul general:

**IP = IP + lungimea instructiunii extrase**



# Codificarea instructiunilor

Instrucțiunile în limbaj de asamblare de la 8086 până la Pentium Pro au lungime VARIABILA, între 1 și 13 octeți.

Nu există o listă completă a lor, deoarece există **peste 100.000 combinații**.

Modul cum se obțin aceste combinații – e dat ca regulă = “**codificarea instructiunilor**”.

**Codificarea instructiunilor** se realizeaza în funcție de modul de adresare folosit.

**Formatul unei instructiuni este de forma:**

Pentru procesoare **8086-80286**: instructiuni pe 16 biți:

“formatul instructiunilor”: forma **pe 16b** sau **pe 32b**

Fig a)



Pentru procesoare **80386↑-Pentium Pro**: instructiuni **pe 32 biți**:

Fig b)



# Formatul instructiunii la 8086


**Formatul unei instructiuni este de forma sir de octeti**

Pentru procesoare **8086-80286**: instructiuni pe 16 biți:

“formatul instructiunilor”: forma **pe 16b** sau **pe 32b**



- In memorie se va vedea sub forma:



Exemplu:

instructiunea **MOV AX, BX** -> se va *codifica* sub forma **8B C3**

Asamblorul o converteste in: **8B C3**

```
07100: 8B 139 i MOV AX, BX
07101: C3 195 t
```

**8B C3** = **1000 10|1|1| 11|00 0|011** b

Unde **codOp** = **100010** ; cod pentru una din variantele mov  
**D=1** ; destinatie este un registru  
**W=1** ; dimensiunea destinatiei = 1 word

**Mod=11** ; r/m se va referi la un registru  
**Reg=000** ; registrul destinatie va fi AX  
**r/m=011** ; registrul sursa va fi BX






# Formatul instructiunii la 8086

**Formatul unei instructiuni este de forma sir de octeti**

Pentru procesoare **8086-80286**: instructiuni pe 16 biti:

“formatul instructiunilor”: forma **pe 16b sau pe 32b**



- In memorie se va vedea sub forma:

**Formatul unei instructiuni** este de forma sir de octeti – poate avea orice dimensiune, nu trebuie neaparat 1B (byte), 2B (word), 4B(doubleword), etc

- Exemple de instructiuni codificate pe 2 octeti, 3 octeti, 5 octeti – mai jos

! Scrieti aceste exemple in Emu si observati incrementarea registrului IP in mod automat !

## Exemple:

Instructiunea **MOV AX, BX** -> se va *codifica* sub forma **8B C3** h

Fara **Deplasament**, fara **Imediat**

```
07100: 8B 139 i | MOV AX, BX
07101: C3 195 |
```

Instructiunea **MOV AX,1234h** -> se va codifica sub forma **B8 34 12** h

Fara **Deplasament**, cu **Imediat pe 2 octeti (1234h)**

```
07100: B8 184 r | MOV AX, 01234h
07101: 34 052 4
07102: 12 018 †
```

Instructiunea **MOV [BX+5],1234h** -> se va codifica sub forma **C7 47 05 34 12** h

cu **Deplasament pe 1 octet (05h)**, cu **Imediat pe 2 octeti (1234h)**

```
07100: C7 199 | MOV w,[BX]+05h, 01234h
07101: 47 071 G
07102: 05 005 †
07103: 34 052 4
07104: 12 018 †
```

# De la **cod sursa** in limbaj de asamblare la **cod masina**

## Codul sursa (limbaj asm):

```

org 100h
mov AX, 2
mov BX, 3
mov CX, 1
add AX, BX
sub BX, CX
dec AX
inc BX
mov AX, BX
    AX: = 2
    BX: = 3
    CX: = 1
    AX: = AX + BX
    BX: = BX - CX
    AX: = AX - 1
    BX: = BX + 1
    AX: = BX
    
```

```

MOV AX, 0002h
MOV BX, 0003h
MOV CX, 0001h
ADD AX, BX
SUB BX, CX
DEC AX
INC BX
MOV AX, BX
    
```

CODIFICAREA INSTRUCIUNII


```

B8 02 00
BB 03 00
B9 01 00
03 C3
2B D9
48
43
8B C3
    
```

07100:	B8
07101:	02
07102:	00
07103:	BB
07104:	03
07105:	00
07106:	B9
07107:	01
07108:	00
07109:	03
0710A:	C3
0710B:	2B
0710C:	D9
0710D:	48
0710E:	43
0710F:	8B
07110:	C3

CS : IP

0700 :	0000
0700 :	0001
0700 :	0002
0700 :	0003
0700 :	0004
0700 :	0005
0700 :	0006
0700 :	0007
0700 :	0008
0700 :	0009
0700 :	000A
0700 :	000B
0700 :	000C
0700 :	000D
0700 :	000E
0700 :	000F
0700 :	0010



Pasi:


1. Codul sursa se scrie intr-un editor de text gen *Notepad ++* si apoi se salveaza fisierul cu extensia **.asm**
2. Se **asambleaza**, **linkediteaza** si **se incarca in memorie**

Adresa LOGICA  
segment: offset

segment 0 h+  
offset h  
Adresa FIZICA

programul executabil obtinut – se pot folosi: TASM, TLINK, TD

# Ciclul complet pentru dezvoltarea unui program in limbaj de asamblare



Ce contine fișierul sursa, cel de tip *asm* ?

**OBLIGATORIU un anumit SABLON !**

Daca nu e scris corect, nu va functiona !

# SABLONUL unui program de tip *asm*

**ASSUME** *cs:code, ds:data* ; directiva ASSUME – creare legaturi  
; se specifica asamblorului care sunt segmentele folosite

**data SEGMENT**  
; data - segmentul de date in care se vor defini variabilele (datele)

**data ENDS**

**code SEGMENT**  
; code - numele segmentului de cod  
; in care vor aparea instructiunile

**start:**  
**mov ax,data** ; adresa segmentului de date se copiaza in AX  
**mov ds,ax** ; continutul lui AX se copiaza in DS

; .....

; aici se vor scrie **instructiunile programului**

; .....

**mov ax,4C00h**  
**int 21h** ; pentru iesire din program

**code ENDS**  
**END start**

**in EMU:**

```
org 100h  
.data
```

```
    db 12h  
a    db 34h  
sir  db 56h,78h  
b    dw 9ABCh  
c    dw ?
```

```
.code
```

```
    mov al, a+4  
    mov ah, [a+4]  
    mov bx, offset a
```

```
ret
```

# Codificarea instructiunilor (2)

**Formatul unei instructiuni** este de forma:

Pentru procesoare **8086-80286**: instructiuni pe 16 biți: “**formatul instructiunilor**”: forma pe **16b** sau pe **32b**

Fig a)



Pentru procesoare **80386<sup>↑</sup>-Pentium Pro**: instructiuni pe 32 biți:

Fig b)



Procesoarele 80386<sup>↑</sup> presupun că toate instructiunile sunt pe 16 biți când lucrează în **mod real**, iar când lucrează în **mod protejat** se poate selecta ori mod de instructiuni pe 16 biți (Fig a)), ori pe 32 biți (Fig b))

## **Reguli:**

Dacă instructiunea e codificată **pt 16b** și se folosesc **regiștrii de 32 biți** : apare prefixul 66h

Dacă instructiunea e codificată **pt 32b** și se folosesc **regiștrii de 16 biți** : apare prefixul 67h

Dacă instructiunea e codificată **pt 32b** și se folosesc **regiștrii de 32 biți** : nu apare prefix

# Codificarea instructiunilor (3)

DimensAdr	DimensOp	codOp D W	mod reg r/m	IndexScalat	Deplasament	Imediat
0-1octeti	0-1octeti	1-2octeti	0-1octeti	0-1octeti	0-1octeti	0-2octeti

7	6	5	4	3	2	1	0
mod		reg			r/m		

Octetul (Octeții) **CodOp|D|W:**

**codOp** – este codul operației sau mnemonicii

**d** – indică dacă datele se copiază *în registru* sau *din registru* (sau dacă locația de memorie este sursă sau destinație):

d=0 **din** registru (memoria e destinație),

d=1 **în** registru (memoria e sursă)

**w** – indică dacă operația se face pe **octet** (**w=0**) sau pe **cuvânt** sau **dublucuvânt** (**w=1**)

– prefixul DimensOp specifică exact dacă e cuvânt sau dublucuvânt prin folosirea *valorii 66h* sau *nimic*

Octetul **Mod de adresare:** este alcătuit din 3 părți distincte:

- mod** =
- 00 – adresare cu memoria, fără deplasament
  - 01 – adresare cu memoria, deplasament pe un octet
  - 10 – adresare cu memoria, deplasament pe doi octeți sau 4 octeți, funcție de dimensiunea instrucțiunii
  - 11 – adresare registru

**reg** – indică registrul operand în instrucțiune

– tabelul se refera si la campul r/m cand mod=11 !

**r/m** – indică modul de calcul al adresei efective (reg. segm implicit)

reg	w=0	w=1	
000	AL	AX	EAX
001	CL	CX	ECX
010	DL	DX	EDX
011	BL	BX	EBX
100	AH	SP	ESP
101	CH	BP	EBP
110	DH	SI	ESI
111	BH	DI	EDI

r/m	mod de Adresare pe 16 biți	mod de Adresare pe 32 biți
000	DS:[BX+SI]	DS:[EAX]
001	DS:[BX+DI]	DS:[ECX]
010	SS:[BP+SI]	DS:[EDX]
011	SS:[BP+DI]	DS:[EBX]
100	DS:[SI]	Scalată
101	DS:[DI]	SS:[EBP]*
110	SS:[BP]*	DS:[ESI]
111	DS:[BX]	DS:[EDI]

# Exemple codificarea instructiunilor

codOp D W	mod reg r/m	Deplasament	Imediat
1-2octeti	0-1octeti	0-1octeti	0-2octeti

Exemple:

**Exemplul 1.** pe un PC cu S.O. pe 16 biți apare o instrucțiune pe 2octeți într-un program:  
**8BECh**

Despre ce instrucțiune este vorba?

R: deoarece *nu apare nici 67h nici 66h* ca prim octet

=> **8Bh** va fi **codOp|D|W** --> **100010 1 1 b**

**codOp=100010** (instruct **mov reg,reg**), **D=1**(în reg), **W=1**(pe cuvânt)

=> **ECh** va fi **Mod de adresare** --> **11 101 100 b**

**mod=11** (celalalt operand e tot registru), **reg=101**(reg BP), **r/m=100**(reg SP)

Astfel, instrucțiunea va fi: **mov BP,SP**

## Exemple codificarea instructiunilor (2)

**Exemplul 2:** se da instructiunea :

`mov [bx+di+34h], ah ;`

aratati cum se codifica aceasta  
(verificati si cu EMU)

R : se transfera **din reg** => **d**=0, un octet => **w**=0 ;

se fol deplasament pe octet => **mod**=01,


se fol reg AH=> **reg**=100,

**r/m**=001 pt ca se fol **DS : [BX+DI]**,


va trebui trecut deplasamentul

ca octet => **886134h**

codOp D W	mod reg r/m	Deplasament	Imediat
1-2octeti	0-1octeti	0-1octeti	0-2octeti



**Exemplu:** `mov [bx+di+34h], ah ;`





# Lucrurile se complica ...

Doar **CodOp** a lui **mov** are cateva variante disponibile:

**mov reg,reg ; mov reg,mem ; mov mem, reg ; mov reg,regSegm , etc ...**

In functie de tipul instructiunii **mov**, **campurile pot si ele sa difere:**

**r/m** poate avea rol de **regSegm** sau ca mai devreme

=> peste **100.000 variante de instructiuni**

**instructiunile scrise in limbaj de asamblare** sunt transformate ***in cod masina***(asamblor)

- - cei care vor sa fie ***dezvoltatori de asamblare*** pot trata in detaliu acest subiect !

# Numar variabil de cicluri de ceas pe instructiune

Tipul instructiunii	Codificarea operatiei	8086	8088	80286	80386	80486	Pentiu m - Core2
mov reg,reg	1000 10DW oorrmmm depl	2	2	2	2	1	1
mov mem,reg		9+AE	13+AE	3	2	1	1
mov reg,mem		10+AE	12+AE	5	4	1	1
mov mem,imed	1100 011W oo000mmm depl data	10+AE	14+AE	3	2	1	1
mov reg,imed	1011 wrrr data	4	4	3	2	1	1
mov mem,acc	1010 00DW depl	10	14	3	2	1	1
mov acc,mem		10	14	5	4	1	1
mov seg,reg	1000 11D0 oosssmmm depl	2	2	2	2	1	1
mov seg,mem		8+AE	12+AE	2	2	1	2 sau 3
mov reg,seg		2	2	2	2	1	1
mov mem,seg		9+AE	13+AE	3	2	1	1
mov reg,cr	0000 1111 001000D0 11rrrmmm	-	-	-	6	4	4
mov cr,reg		-	-	-	10	4	12-46
mov reg,dr	0000 1111 001000D1 11rrrmmm	-	-	-	22	10	11
mov dr,reg		-	-	-	22	11	11
mov reg,tr	0000 1111 001001D0 11rrrmmm	-	-	-	12	4	11
mov tr,reg		-	-	-	12	6	11

# Dar de ce se face ?

**Codificarea instructiunilor** – se realizeaza pentru ca :

instructiunile scrise in limbaj de asamblare sunt transformate **in cod masina**  
(asamblor)

in final, orice instructiune (indiferent ca e scrisa in LLL sau HLL) se va transforma in siruri de 0 si 1

De exemplu, in LLL: **mov [bx+di+34h], ah** -> **886134h**,


adica **100010000110000100110100b**

– impartita in 3 octeti -> **10001000 | 01100001 | 00110100b** care sunt depusi in memorie  
(de fapt tot programul va « suferi » aceleasi modificari)

=> in memorie va fi o zona in care se va gasi «programul» si CPU va fi directionat spre acea zona

- CPU va trebui sa identifice fiecare instructiune in zona de memorie, sa o aduca local (operatie numita **FETCH**), sa o decodifice (operatie numita **DECODE**) – adica sa o transforme inapoi in « **mov [bx+di+34h], ah** » si abia apoi sa o execute (**EXECUTE**)

# Diferentierea **date** vs **cod**



- **Ideea principala la sistemele von Neumann:**
  - atat **instructiunile** cat si **datele** sunt pastrate in **aceeasi memorie**
- Cum se realizeaza atunci diferenta intre **date**, resp **instructiuni** daca ambele sunt in memorie?
- De unde stie CPU ca o valoare din memorie, de exemplu **48h** este **codul** instructiunii **dec AX**, sau **un operand** (de ex. al doilea element al unui sir stocat in memorie si definit cu **sir db 34h, 48h, 86h**) ?
- Din **adresa fizica** va compune **ADRESA LOGICA**
  - -> daca ea corespunde la **CS:IP**, stie ca e **cod**
  - -> daca adresa logica va corespunde la **DS:offset**, atunci sunt **date**
- **TOTUSI ! Am vazut ca din 2 adrese logice diferite putem ajunge la aceeași adresa fizica !**

## 2. Calculatorul von Neumann

### Unitatea centrala de procesare


UC ii specifica lui UAL care este operatia pe care trebuie sa o execute, iar UAL dupa obtinerea rezultatului, il poate plasa inapoi in **registrii** sau in **memoria principala**.

**Unitatea de comanda si control (UC)** realizeaza operatia de “**fetch**” = extrage instructiunea din memorie si o decodeaza pentru a vedea ce operatie are de executat UCP

- la terminarea executiei unei instructiuni, se trece la urmatoarea (adresa instructiunii e pastrata in reg. IP)

Anca APATEAN -UTCN

Schema bloc simplificata a UCP



!!! Executia instructiunii implica 1-operatia de fetch, 2-executia instructiunii si 3-scrierea rezultatului !!!  
= **ciclu de executie**

Modelul “von Neumann” - bazat pe operatiile **Fetch – decode - execute** pt a executa programe :

1. Fetch, 2. Decode, 3. Data Transfer, 4. Execute – dar in gen sunt 4 pasi , nu 3 !

O **iteratie a ciclului** se desfasoara astfel:

1. UC aduce (“fetches”) **urmatoarea instructiune de program din memorie**, folosind PC (pt a determina unde este localizata instructiunea)
2. **instructiunea este decodificata** intr-un limbaj pe care UAL il intelege
3. **operandii** necesari executarii instructiunii **sunt adusi din memorie** si plasati in **registre**, in UCP
4. **UAL executa instructiunea** si plaseaza rezultatul in **registre** sau in **memorie**

## Bibliografie principala

Anca APATEAN -UTCN

- [Barr2005] Mostafa Abd-El-Barr, Hesham El-Rewini  
Fundamentals of Computer Organization and Architecture
- [Baruch2000] - Zoltan Baruch  
– “Arhitectura calculatoarelor”, Editura Todesco, 2000
- [Brey1997] - Barry B. Brey  
The Intel Microprocessors”, 4<sup>th</sup> edition, 1997
- [Hennessy2007] - John Hennessy, David Patterson  
– “Computer Architecture – A quantitative Approach” , 2007
- [Hide2001] Randall Hide  
The Art of Assembly Language
- [Lupu2012] Eugen Lupu, Simina Emerich , Anca Apatean  
Initiere in Limbaj de Asamblare x86. Lucrari practice, teste si probleme
- [Mueller2012] Scott Mueller  
– “Upgrading and Repairing PCs”, 20<sup>th</sup> edition, 2012
- [Null2003] - Linda Null, Julia Lobur  
– “The essentials of Computer Organization and Architecture”, 2003
- [Patterson2009] - David Patterson, John Hennessy  
– “Computer Organization and Design – the hardware/software interface”, 4<sup>th</sup> edition, 2009
- [Tarnoff2007] - David Tarnoff  
– “Computer Organization and Design Fundamentals”, editia intai revizuita, 2007  
- Cursuri dl prof. E. Lupu , alte cursuri www