

6. SISTEM CAD PENTRU PROIECTAREA SISTEMELOR NUMERICE CU CIRCUITELE FPGA ATMEL

În acest capitol se prezintă un sistem CAD conceput și implementat pentru proiectarea sistemelor numerice utilizând circuitele FPGA din seria *Atmel 6000*. Specificația de intrare este o descriere în limbajul de descriere *ABEL*. Această descriere este compilată într-un set de ecuații cu ajutorul compilatorului sistemului de dezvoltare *Easy-ABEL*. Din setul de ecuații se generează o reprezentare internă a sistemului numeric. Apoi, sistemul CAD execută etapele de mapare tehnologică, plasare și rutare, și generează un fișier pentru configurarea circuitului FPGA. În final, structura circuitului configurat poate fi vizualizată în mod grafic.

6.1 Structura generală a sistemului CAD

Structura sistemului CAD care a fost implementat pentru proiectarea cu circuitele FPGA *Atmel* este prezentată în Figura 6.1.




Figura 6.1. Structura generală a sistemului CAD.

Intrarea pentru sistemul CAD o constituie descrierea funcțională a sistemului numeric în limbajul *ABEL*. Această descriere este compilată prin apelarea modulului corespunzător al sistemului de dezvoltare *Easy-ABEL*. Fișierul generat, în formatul PLA, este optimizat cu ajutorul modulului *PLAOpt*, care minimizează logica astfel încât vor fi utilizați mai puțini termeni produs în circuitul utilizat pentru implementare. Se pot introduce diferite opțiuni de optimizare și de minimizare logică. În urma optimizării se obține de asemenea un fișier în formatul PLA. Acest fișier este tradus apoi într-un fișier de tip PDS, care conține ecuațiile sistemului numeric.

Modulele implementate ale sistemului CAD pornesc de la fișierul PDS. Pe baza acestuia se generează reprezentarea internă a sistemului sub forma unui graf. Pentru transformarea ecuațiilor într-o formă corespunzătoare circuitului FPGA, se execută etapa de mapare tehnologică. Ecuațiile sunt adaptate pentru a fi implementate cu ajutorul celulelor logice ale circuitului, cu optimizarea numărului de celule necesare. Etapa următoare este cea de plasare, în care se selectează locații specifice pentru fiecare celulă logică. Modulul de rutare efectuează alocarea resurselor de rutare în scopul interconectării celulelor logice, generându-se un fișier de configurare al circuitului. În final, structura circuitului configurat poate fi vizualizată în mod grafic.

6.2 Descrierea proiectului

Descrierea proiectului se realizează în limbajul de descriere *ABEL-HDL* (*ABEL Hardware Description Language*). Acest limbaj a fost elaborat de firma *Data I/O*, pe baza limbajului de proiectare *ABEL*, reprezentând un standard industrial. Permite descrieri funcționale de nivel înalt, ca ecuații, tabele de adevăr, diagrame de stare.

Descrierile pot fi introduse fără a ține cont de arhitectura circuitului care va fi utilizat pentru implementare. Descrierile independente de arhitectură (care nu conțin declarații de dispozitive și declarații de numere de pini) trebuie să fie mai cuprinzătoare decât cele specifice pentru o anumită arhitectură. Presupunerile care pot fi efectuate dacă se specifică un circuit particular nu sunt posibile dacă nu este specificat nici un circuit.

Un fișier sursă *ABEL-HDL* poate fi împărțit în mai multe părți independente numite module. Fiecare modul conține o descriere logică completă. Deoarece fiecare modul este delimitat de un început și un sfârșit, se pot combina mai multe fișiere sursă, care conțin module, pentru a forma o descriere completă a unui sistem într-un fișier sursă.

Un modul poate fi divizat în 5 secțiuni.

1) *Antetul*

Poate conține următoarele declarații:

- *Declarația Module*. Definește începutul unui modul. Acestei declarații trebuie să îi corespundă o declarație *End*. Indică dacă vor fi utilizate argumente formale (pentru apelul modulului cu parametri).
- *Declarația Options*. Se poate utiliza pentru a controla procesarea fișierului sursă de către compilator. Conține opțiuni care pot fi specificate din linia de comandă sau din meniuri.
- *Declarația Title*. Indică un antet care va apare în fișierul document și cel de programare al circuitului.

2) *Secțiunea de declarații*

Cuvântul-cheie *Declarations* permite declararea, în orice parte a fișierului, a unor constante, attribute, macrouri, sau a unui tip de circuit. Declarațiile sunt valabile în modulul respectiv. Fiecare modul trebuie să aibă cel puțin o secțiune de declarații.

Există mai multe tipuri de declarații.

- *Device*. Indică un circuit, care se asociază cu un identificator de circuit.

- *Pin* și *Node*. Declară semnale utilizate, și asociază, opțional, numere de pini și/sau de noduri la aceste semnale. Asocierea trebuie utilizată de obicei numai atunci când se utilizează modulul *Fuseasm* sau *JEDSim*.
- *ISTYPE*. Cu această declarație se pot asocia atribute semnalelor în cadrul declarațiilor *Pin* și *Node*. Această declarație definește atributele semnalelor pentru circuitele cu caracteristici programabile sau în cazul în care nu s-a specificat un tip de circuit sau număr de pin/nod pentru un semnal.

3) *Descrierea logicii*

Pentru descrierea sistemului se pot utiliza unul sau mai multe din următoarele elemente: ecuații, tabele de adevăr, diagrame de stare.

3.a. *Ecuații*

Declarația EQUATIONS definește începutul unui grup de ecuații care specifică funcțiile logice ale circuitului. Sintaxa declarației este următoarea:

```
EQUATIONS
  [WHEN condiție THEN] [!]
  element = expresie;
  [ELSE ecuație];
```

sau

```
[WHEN condiție THEN] ecuație;
[ELSE ecuație];
```

3.b. *Tabele de adevăr*

Specifică ieșirile ca funcții de diferite combinații ale intrărilor, sub formă tabulară. Descrierea conține un antet care indică formatul tabelii, urmat de tabela însăși. Sintaxa generală este:

```
TRUTH_TABLE (intrări → ieșiri)
  intrări → ieșiri;
```

3.c. *Diagrame de stare*

Pentru specificarea diagramelor de stare este necesară utilizarea declarației STATE_DIAGRAM, care definește mașina de stare, și a declarațiilor IF-THEN-ELSE, CASE și GOTO, care definesc funcționarea mașinii de stare.

4) *Secțiunea vectorilor de test*

Vectorii de test sunt opționali și se utilizează pentru verificarea funcționalității proiectului logic. Vectorii de test specifică operarea funcțională așteptată a unui circuit prin definirea ieșirilor sale ca o funcție de intrări. Definirea se realizează cu declarația TEST_VECTORS, cu sintaxa generală:

```
TEST_VECTORS (intrări → ieșiri)
  (valori_de_intrare → valori_de_ieșire);
```

5) *Sfârșitul modulului*

Declarația END definește sfârșitul modulului:

```
END nume_modul;
```

În Figura 6.2 se prezintă un exemplu de descriere de intrare pentru sistemul CAD, descriere realizată în limbajul *ABEL*.

```
module actlow
TITLE 'Functional example of active low output signals'

"inputs
  clock pin 1;
  in1 pin 2;
  in2 pin 3;

"outputs
!out1 pin 23 ISTYPE 'reg,buffer'; "active low signal
out2 pin 22 ISTYPE 'reg,buffer'; "active high signal
!out3 pin 21 ISTYPE 'reg,invert'; "active low signal
out4 pin 20 ISTYPE 'reg,invert'; "active high signal

" Constant assignments
  x, c, H, L = .x., .c., 1, 0;

" Set Declaration
  outputs = [ out1, out2, out3, out4 ];

equations
  out1 := in1 & in2;
  out2 := in1 & in2;
  out3 := in1 & in2;
  out4 := in1 & in2;
  outputs.clk = clock;

test_vectors
  ([ clock, in1, in2 ]-> [ out1, out2, out3, out4 ])
  [ 0, x, x ]-> [ x, x, x, x ];
  [ c, 0, 0 ]-> [ L, L, L, L ];
  [ c, 1, 1 ]-> [ H, H, H, H ];
  [ c, 0, 1 ]-> [ L, L, L, L ];

end
```

Figura 6.2. Exemplu de descriere în limbajul *ABEL*.

6.3 Compilarea și optimizarea descrierilor

Compilarea este realizată prin apelarea modului *AHDL2PLA*, care convertește diagramele de stare și tabelele de adevăr în ecuații booleene, translatează vectorii de test, expandează macrourele și verifică sintaxa descrierii. Compilatorul realizează sinteza sistemului și generează un fișier în formatul PLA și un fișier cu vectorii de test. Dacă apar erori, tipul acestora și locul în care apar sunt scrise într-un fișier listing (*.lst).

Operațiile principale efectuate de compilator sunt următoarele:

- testează și indică erorile de sintaxă din fișierul sursă;
- efectuează conversia diagramelor de stare și a tabelor de adevăr în ecuații;
- translatează vectorii de test și crează un fișier cu vectorii de test (*.tmv);
- expandează macrourele;
- efectuează conversia ecuațiilor care conțin seturi în ecuațiile echivalente fără seturi;
- înlocuiește operatorii cu operații echivalente utilizând numai operatorii NOT, AND, OR și XOR;

- combină ecuațiile care determină asignări multiple la același identificator;
- efectuează reducerea logică a ecuațiilor pe baza regulilor algebrei booleene;
- transferă ecuațiile într-un fișier cu formatul standard PLA (*.ttn).

Prin apelarea modulului *PLASim* se aplică intrări ecuațiilor din fișierul PLA, utilizând fișierul vectorilor de test generat de compilator. Aceasta se efectuează deci înaintea alegerii unui circuit și a asignării pinilor. Se generează un fișier cu rezultatul simulării (*.smn).

Optimizarea ecuațiilor se realizează cu ajutorul modulului *PLAOpt*, care minimizează logica astfel încât vor fi utilizați mai puțini termeni produs în circuitul utilizat pentru implementare. Ecuațiile care vor fi minimizezate sunt citite din fișierul PLA, iar rezultatele sunt scrise în fișierul de ieșire, de asemenea în formatul PLA.

Selecțiile cu *polaritatea aleasă automat* permit generarea ecuațiilor atât pentru polaritatea pozitivă, cât și pentru cea negativă. Dacă sunt disponibile ambele seturi de ecuații, modulele de generare a fișierului de programare pentru circuit și de adaptare pentru un anumit dispozitiv vor alege setul cel mai potrivit pentru circuitul selectat.

Selecțiile cu *polaritatea fixă* limitează modulul de optimizare la polaritatea specificată cu 'pos' sau 'neg' în fișier.

Sunt descrise în continuare opțiunile pentru optimizare [64].

- *Modul implicit*. Se va utiliza setarea din fișier sau modul implicit al programului pentru minimizare. Se execută minimizarea pin-la-pin *Espresso*, cu polaritatea automată, cu excepția cazului în care s-a declarat un nume de circuit care începe cu 'F' (arhitectură FPLA). Pentru acest circuit, modulul *PLAOpt* execută minimizarea *Espresso* pe grup, cu polaritate fixă.
- *Minimizare pe pini*. Opțiunea *bypin* produce rezultate cele mai bune pentru circuite PAL și satisfăcătoare pentru circuite FPLA. Se execută minimizarea pentru fiecare ieșire, independent de alte ieșiri. Se poate indica polaritatea automată sau cea fixă.
- *Minimizare pe grup*. Opțiunea *group* va minimiza ecuațiile pentru un circuit FPLA unde un singur termen produs poate fi utilizat de către mai multe ieșiri.
- *Sinteza automată a bistabilelor D/T*. Opțiunea -reduce dt determină utilizarea optimă a emulării bistabilelor D și T. Modulul *PLAOpt* va utiliza o combinație de bistabile D și T pentru a obține implementarea cea mai redusă. Această opțiune poate salva mulți termeni produs la circuitele care dispun de porți SAU EXCLUSIV, acestea, împreună cu bistabilele de tip D fiind utilizate pentru emularea bistabilelor de tip T.
- *Fără optimizare*. Se reunesc toate ecuațiile compilate într-un singur fișier de tip PLA, fără minimizarea acestora.

6.4 Generarea reprezentării interne

Specificarea de intrare pentru implementarea unui sistem numeric utilizând sistemul CAD propus și implementat este o descriere într-un limbaj de descriere hardware de nivel înalt. Limbajul utilizat este *ABEL-HDL* (*ABEL Hardware Description Language*). Din fișierul sursă conținând descrierea de intrare se generează o descriere intermediară utilizând compilatorul sistemului de dezvoltare *Easy-ABEL*. Această descriere este în formatul unui fișier .PDS, conținând ecuațiile sistemului descris.

Fișierul .PDS conține două secțiuni principale:

- declarații (titlul proiectului, numele circuitului, lista de pini, lista nodurilor etc)
- ecuații, care descriu funcționarea circuitului.

Fiecare ecuație din fișierul .PDS este analizată și se generează un graf, ale cărui noduri sunt componente logice de bază (porți ȘI/SAU cu două intrări, inversoare, bistabile D, buffere cu trei stări).

Depinzând de funcționalitatea circuitului, semnalele memorate într-un bistabil pot avea una din următoarele extensii:

- .CLKF Această extensie indică un semnal care este conectat la intrarea CLK a unui bistabil D. Extensia corespunde extensiei *.clk* din limbajul *ABEL*.
- .TRST Această extensie indică un semnal care controlează ieșirea (în acest caz, un pin de ieșire cu trei stări). Extensia corespunde extensiei *.oe* din limbajul *ABEL*.
- .SETF, .RSTF Aceste extensii indică semnale care efectuează setarea sau resetarea unui bistabil D. Extensiile corespund extensiei *.pr* din limbajul *ABEL*.

În Figura 6.3 se prezintă ecuațiile generate în urma compilării descrierii pentru circuitul *Actlow* și a translatații în formatul PDS.

```

TITLE ACTLOW

;PINLIST (Highest pin number = 24)
  CLOCK IN1 IN2 NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC
OUT4
  OUT3 OUT2 OUT1 NC

EQUATIONS

/OUT1 := (IN1 * IN2);
OUT1.CLKF = (CLOCK);
OUT2 := (IN1 * IN2);
OUT2.CLKF = (CLOCK);
/OUT3 := (IN1 * IN2);
OUT3.CLKF = (CLOCK);
OUT4 := (IN1 * IN2);
OUT4.CLKF = (CLOCK);

```

Figura 6.3. Ecuațiile obținute prin compilarea descrierii circuitului *Actlow* și translatarea în formatul PDS.

După construirea grafului fiecărei ecuații, noul graf trebuie adăugat grafului general al circuitului. O etapă importantă este eliminarea redundanțelor. În locul unor grafuri separate multiple, aceste grafuri sunt combinate într-unul singur, dacă este posibil, încercându-se minimizarea numărului de noduri, și în consecință, complexitatea circuitului. Această operație este numită eliminarea nodurilor duplicate și este executată la analiza fiecărei ecuații.

În final, pe baza listei de pini, se identifică pinii de intrare și de ieșire. Programul efectuează distincția dintre pinii de ieșire și nodurile interne. Un nod intern este un semnal utilizat numai în interiorul circuitului. Programul generează o matrice, în care $a_{ij} = 1$ dacă există o conexiune între nodul i și j (o muchie de la i la j sau de la j la i în graful circuitului).

În Figura 6.4 se prezintă fișierul care conține reprezentarea internă a circuitului *Actlow* sub forma unui graf. Numărul din primul câmp al fiecărei linii indică un nod al grafului, tipul nodului apare după caracterele T:, iar lista de noduri succesoare ale acestui nod este indicat după caracterele S:.

```
1#T:f0#S:15#
3#T:f3#S:1#
4#T:l#L:IN1#S:5#
5#T:f1#S:14, 12, 9, 3#
6#T:l#L:IN2#S:5#
7#T:l#L:CLOCK#S:14, 12, 9, 3#
9#T:f3#S:16#
10#T:f0#S:17#
12#T:f3#S:10#
14#T:f3#S:18#
15#T:O#L:/OUT1#
16#T:O#L:/OUT2#
17#T:O#L:/OUT3#
18#T:O#L:/OUT4#
```

Figura 6.4. Fișierul cu reprezentarea circuitului *Actlow* sub forma unui graf.

6.5 Maparea tehnologică

Algoritmii de mapare tehnologică se bazează pe tehnici booleene de potrivire, deci de recunoaștere a echivalenței între o porțiune a rețelei și celulele din setul disponibil. În momentul execuției mapării tehnologice, se presupune că optimizarea logică a fost deja efectuată.

Maparea tehnologică este operația de transformare a unei reprezentări logice cu nivele multiple într-o interconexiune de elemente logice dintr-o bibliotecă dată de elemente. Această operație este o etapă importantă a sintezei circuitelor logice pentru diferite tehnologii, ca rețele de porți, celule standard, sau circuite FPGA. Calitatea circuitelor sintetizate depinde în mare măsură de această etapă.

Maparea tehnologică implică două operații distincte: recunoașterea echivalenței logice între două funcții logice, și determinarea setului optim de porți echivalente din punct de vedere logic, ale căror interconexiuni reprezintă circuitul original. Prima operație, numită *potrivire*, implică testarea echivalenței și asignarea intrărilor. Testarea echivalenței logice este NP-completă. Asignarea intrărilor este de asemenea o operație complexă din punct de vedere computațional. A doua operație, numită *acoperire*, implică găsirea unei reprezentări alternative a unei rețele booleene utilizând elemente logice care au fost selectate dintr-un set restrâns [118].

Pentru sistemul CAD propus, maparea tehnologică implementată se bazează pe o metodă algoritmică. Cele mai multe metode algoritmice divid problema de mapare tehnologică în sub-probleme. Mai întâi, rețeaua booleană este partiționată într-o interconexiune de sub-rețele cu câte o singură ieșire, cu proprietatea că fiecare vârf intern are un fan-out unitar. Apoi, fiecare sub-rețea este descompusă într-o interconexiune de funcții cu două intrări (ȘI, SAU, ȘI-NU, SAU-NU). Fiecare sub-rețea este modelată printr-un graf aciclic direcționat. În final, fiecare graf este acoperit printr-o interconexiune de celule de bibliotecă, pentru a se obține circuitul final.

În continuare se descriu principalele operații efectuate în cadrul mapării tehnologice.

Partiționarea este o operație care transformă problema de mapare tehnologică pentru rețele cu ieșiri multiple într-o secvență de subprobleme implicând rețele cu câte o singură ieșire. Partiționarea este executată în timpul fazei inițiale, ca și pentru îmbunătățirea iterativă a unei rețele mapate. Partiționarea inițială este realizată prin gruparea vârfurilor în sub-rețele cu câte o singură ieșire, cu proprietatea că fiecare muchie de ieșire a unui vârf intern reconverge la sau înaintea vârfului de ieșire al sub-rețelei.

Partiționarea este utilizată de asemenea pentru izolarea porțiunii combinaționale a unei rețele de elementele secvențiale și de celulele de I/E. După etapa de par-

ționare, circuitul este reprezentat printr-un set de circuite combinatoriale care pot fi modelate prin *grafuri subiect* (rețele booleene cu o singură ieșire).

Decompoziția este aplicată asupra fiecărui graf subiect după partiționare. În urma acestei operații se obține un graf subiect echivalent, în care fiecare vârf este o funcție de bază, de exemplu o funcție ȘI/SAU/ȘI-NU/SAU-NU cu două intrări. Decompoziția reprezintă o soluție de mapare pentru biblioteci care includ funcțiile de bază, ceea ce este cazul majorității bibliotecilor. Această operație crește de asemenea granularitatea rețelei, ceea ce este avantajos pentru etapa de acoperire.

În acest moment, circuitul logic care trebuie mapat a fost partiționat în grafuri subiect $[\Gamma_1, \dots, \Gamma_k]$, care au fost descompuse. Se notează că Γ_f un graf subiect al cărui vârf cu o singură ieșire este v_f . Se consideră acoperirea unui graf subiect Γ_f care optimizează un anumit criteriu de cost. În acest scop se utilizează noțiunile de *grup* și *funcție de grup*.

Un *grup* este un subgraf conectat al grafului subiect Γ_f , având un singur vârf cu o singură ieșire. Se caracterizează prin adâncimea sa (calea direcționată cea mai lungă la v_f) și numărul de intrări. Funcția de grup asociată este funcția booleană obținută prin comasarea expresiilor booleene asociate cu vârfurile subgrafului într-o singură funcție booleană. Toate grupurile posibile având ca rădăcină vârful v_f din Γ_f și funcțiile lor sunt notate cu $\{\kappa_{i,1}, \dots, \kappa_{i,n}\}$.

Algoritmul de *acoperire* încearcă să potrivească fiecare funcție de grup cu un element din bibliotecă. O acoperire este un set de grupuri asociate cu elemente de bibliotecă, care acoperă graful subiect. Costul unei acoperiri este calculat prin adunarea costului grupurilor corespunzătoare variabilelor din funcția de grup $\kappa_{i,k}$ la costul elementului de bibliotecă, pentru orice permutare a variabilelor sale.

Algoritmul de mapare tehnologică utilizat pornește de la reprezentarea internă a circuitului. Primele etape ale mapării tehnologice sunt partiționarea și decompoziția. Aceste etape au fost implementate în cadrul etapei de generare a reprezentării interne, rețeaua logică generată având proprietățile cerute. Rețeaua logică este deja descompusă, conținând numai componentele logice de bază [16].

De aceea, singura etapă care trebuie implementată este acoperirea, care include și etapa de potrivire booleană. Pentru acoperirea rețelei, trebuie să se ia în considerare setul de configurații logice disponibile în cadrul circuitului FPGA *Atmel 6002*.

Un aspect important de care trebuie să se țină cont este că maparea tehnologică va fi urmată de etapele de plasare și rutare. Dacă numărul de celule logice generate în cadrul mapării tehnologice este prea mare, aceasta va crește în mod considerabil complexitatea etapei de plasare.

În cadrul etapei de rutare, trebuie să se țină cont de capacitatea maximă a canalelor de rutare ale circuitului FPGA. În programul de mapare tehnologică, pentru a se asigura rutabilitatea circuitului, se efectuează duplicarea celulelor a căror fan-out este mai mare decât această capacitate maximă.

Din cele de mai sus, rezultă că trebuie realizat un echilibru între:

- generarea unui număr cât mai mic de celule în scopul reducerii complexității etapei de plasare, și
- generarea unui număr suficient de celule pentru a se asigura rutabilitatea circuitului mapat.

Algoritmul de mapare tehnologică este prezentat în Figura 6.5 [16].


```

Algorithm Mapare_tehn_Atmel;
begin
  forall nodurile de intrare
    Se mapează nodul la o celulă de intrare;
  endfor;

  forall bufferele de ieșire cu trei stări
    Se determină succesor (nod);
    Se mapează bufferul de ieșire cu trei stări împreună cu
      succesorul acestuia la o celulă de ieșire;
  endfor;

  forall nodurile de ieșire rămase
    Se mapează nodul la o celulă de ieșire;
  endfor;

  forall bistabilele D
    Se mapează nodul la o celulă;
    /* ceasul este distribuit pe coloane */
    Se asignează celulele la aceeași coloană;
  endfor;

  forall celulele de ieșire mapate
    recurse (sub-arbore (celulă));
    potrivire_booleană (nod, element_biblioteca);
    nod = nod_curent;
    while (fan-out (nod) > CAPACIT_MAX) do
      duplicate (nod, nod_nou);
      update_link (nod); /* se actualizează toate legăturile */
                          /* la succesorii și legăturile de la */
                          /* predecesorii nodului curent */
      update_link (nod_nou);
    endwhile;
  endfor;
end.

```

Figura 6.5. Algoritmul de mapare tehnologică pentru circuitul FPGA *Atmel 6002*.

6.6. Rezultatul mapării tehnologice pentru circuitul *Actlow* este prezentat în Figura

```

#1#T:8#S = Bo: 2 Ai Li Bi ;
#2#T:33#;
#3#T:21#S = Ao, Lo: 1 Li ;
#4#T:32#S = Ao, Lo, Bo: 5 Ai ;
#5#T:28#S = Bo: 3 Ai 8 Ai 7 Ai 6 Ai ;
#6#T:21#S = Ao, Lo: 14 Ai Li Bi ;
#7#T:21#S = Ao, Lo: 12 Li ;
#8#T:21#S = Ao, Lo: 11 Ai Li Bi ;
#9#T:32#S = Ao, Lo, Bo: 5 Bi ;
#10#T:32#S = Ao, Lo, Bo: 3 Ci 8 Ci 7 Ci 6 Ci ;
#11#T:33#;
#12#T:8#S = Bo: 13 Ai Li Bi ;
#13#T:33#;
#14#T:33#;

```

Figura 6.6. Fișierul cu rezultatul mapării tehnologice pentru circuitul *Actlow*.

6.6 Plasarea celulelor

Pentru plasare s-a implementat un algoritm care utilizează partiționarea pe baza tăieturii minime. Fiind dat un circuit reprezentat printr-un graf, fiecare vârf reprezentând o celulă logică și fiecare muchie reprezentând o conexiune, algoritmul partiționează în mod recursiv circuitul și suprafața de plasare, până când se ajunge la un graf cu un singur nod, care va fi plasat într-o regiune a suprafeței. Unul din obiectivele fiecărei etape de bipartiționare este minimizarea dimensiunii tăieturii, cu restricția ca fiecare porțiune să conțină același număr de noduri, sau un număr apropiat.

În cazul algoritmilor de plasare tradiționali, dimensiunea tăieturii este singura metrică utilizată în cadrul funcției de cost. De aceea, este posibilă obținerea unei dimensiuni reduse a tăieturii, și în același timp a unor porțiuni cu un număr de conexiuni semnificativ diferit. Ca urmare, o asemenea plasare poate fi rutată într-un mod dificil. Pe baza acestor considerente, în cadrul funcției de cost s-a luat în considerare nu numai dimensiunea tăieturii, ci și distribuția interconexiunilor din cele două porțiuni ale bipartiției.

Algoritmul de plasare implementat utilizează bipartiționarea a cărei funcție obiectiv urmărește minimizarea lungimii interconexiunilor simultan cu minimizarea diferenței între numărul de conexiuni din cele două porțiuni. Această diferență, numită număr de dezechilibru, este măsura care urmărește distribuția echilibrată a conexiunilor din cele două porțiuni. În cadrul algoritmului de plasare se aplică în mod recursiv bipartiționarea până când se ajunge la porțiuni care conțin o singură celulă a circuitului. Liniile de tăietură se aplică în mod alternativ, pe orizontală și pe verticală.

S-a utilizat următoarea funcție de cost:

$$Cost = Dim_tăietură + PONDERE \times Dezechilibru \quad (6.7)$$

unde *PONDERE* este o constantă. Dacă această constantă este setată la zero, algoritmul este același cu cel convențional. Prin setarea corespunzătoare a ponderii se poate controla importanța echilibrării numărului de conexiuni.

Pe lângă o procedură eficientă de partiționare, este necesară o strategie de aplicare a liniilor de tăietură. O secvență tradițională de aplicare a liniilor de tăietură, cum este procedura de partiționare quadratică [146], are dezavantajul că nu ține cont de poziția terminalelor externe. Pentru aceasta se poate utiliza tehnica numită propagarea terminalelor. Această tehnică are însă dezavantaje. De exemplu, cele două regiuni sunt procesate secvențial, neexistând criterii pentru stabilirea regiunii care trebuie procesată prima.

Secvența de aplicare a liniilor de tăietură are un rol important. În cadrul plasării convenționale bazată pe tăietura minimă, se alege linia de tăietură poziționată în centrul regiunii curente. Deoarece linia de tăietură considerată este în apropierea liniei de tăietură din centru, regiunile intersectate au o suprafață redusă. De aceea, numărul nodurilor din aceste regiuni este redus. În consecință, numărul perechilor posibile care pot fi interschimbate în procesul de bipartiționare este limitat. De obicei, aceasta are ca rezultat o dimensiune a tăieturii relativ ridicată pentru liniile de tăietură din apropierea centrului, din cauza numărului mic de mutări posibile.

Din cele de sus rezultă că, pentru a se reduce dimensiunea tăieturii în apropierea centrului, în această zonă liniile de tăietură trebuie aplicate în primele etape ale procesului de bipartiționare. La implementarea algoritmului de plasare s-a ținut cont de aceste considerente. Liniile de tăietură orizontale și verticale sunt aplicate alternativ în cadrul algoritmului.

Algoritmul de plasare care minimizează dimensiunea tăieturii și simultan echilibrează numărul de conexiuni din cadrul partițiilor este prezentat în Figura 6.7 [13] [14].

```

Algorithm Plasare_Atmel ( $N, 2n, G, PONDERE$ );
    /*  $N$  este suprafața de plasare */
    /*  $2n$  este numărul de celule care trebuie plasate */
    /*  $G$  este graful circuitului */
    /*  $PONDERE$  indică importanța echilibrării numărului de conexiuni */
begin
    ( $N_1, N_2$ ) = DIVIZ_SUPRAF ( $N$ );
     $G_1$  = PART_INIT ( $G, n$ );
     $G_2$  =  $G - G_1$ ;
     $bestGAIN$  =  $\infty$ ;
    while  $bestGAIN > 0$  do
         $nr\_dezechilibru$  = DEZECHILIBRU ( $n$ );
         $bestGAIN$  = 0;  $bestk$  = 0;
        for  $i = 1$  to  $2n$  do Blocat ( $i$ ) = 0; endfor;
        for  $k = 1$  to  $n$  do
             $gain$  ( $k$ ) = 0;  $GAIN$  ( $k$ ) = 0;
            for all  $v_i \in G_1$  AND Blocat ( $i$ ) = 0 do
                for all  $v_j \in G_2$  AND Blocat ( $j$ ) = 0 do
                     $gain\_cut$  =  $D_i + D_j - 2 c_{ij}$ ;
                     $nr\_dezechilibru\_nou$  =  $nr\_dezechilibru - E_i - I_i + E_j + I_j$ ;
                     $gain\_dez$  =  $|nr\_dezechilibru - nr\_dezechilibru\_nou|$ ;
                    if ( $gain\_cut + PONDERE * gain\_dez$ ) >  $gain$  ( $k$ ) then
                         $gain$  ( $k$ ) =  $gain\_cut + PONDERE * gain\_dez$ ;
                         $max1$  ( $k$ ) =  $i$ ;  $max2$  ( $k$ ) =  $j$ ;
                    endif;
                endfor;
            endfor;
            Blocat ( $max1$  ( $k$ )) = Blocat ( $max2$  ( $k$ )) = 1;
            for  $i = 1$  to  $2n$  do
                if  $v_i \in G_1$  AND Blocat ( $i$ ) = 0 then
                     $D_i$  =  $D_i - c_{i,max2(k)} + c_{i,max1(k)}$ 
                endif;
                if  $v_i \in G_2$  AND Blocat ( $i$ ) = 0 then
                     $D_i$  =  $D_i - c_{i,max1(k)} + c_{i,max2(k)}$ ;
                endif;
            endfor;
             $GAIN$  ( $k$ ) =  $GAIN$  ( $k-1$ ) +  $gain$  ( $k$ );
            if  $GAIN$  ( $k$ ) >  $bestGAIN$  then
                 $bestk$  =  $k$ ;  $bestGAIN$  =  $GAIN$  ( $k$ );
            endif;
        endfor;
        for  $k = 1$  to  $bestk$  do
            ( $G_1, G_2$ ) = INTERSCH ( $V_1, V_2, v_{max1(k)}, v_{max2(k)}$ );
        endfor;
    endwhile;
    Plasare_Atmel ( $N_1, n, G_1, PONDERE$ );
    Plasare_Atmel ( $N_2, n, G_2, PONDERE$ );
end.

```

Figura 6.7. Algoritm de plasare pentru circuitele FPGA Atmel.

6.7 Rutarea circuitului

Algoritm de rutare implementat execută simultan rutarea globală și cea detaliată. Se elimină astfel dezavantajul legat de împărțirea problemei de rutare în două

subprobleme, cea de rutare globală și de rutare detaliată, care conduce la rezultate globale care nu sunt optime. Un alt avantaj al acestei metode este că estimarea preliminară a rutării globale poate fi imediat corectată. De asemenea, algoritmul poate lua în considerare efectele secundare pe care le au deciziile de rutare luate pentru o conexiune asupra celorlalte conexiuni.

Pentru rutarea semnalelor pe distanțe scurte, algoritmul utilizează celule libere în locul magistrelor. Magistralele sunt rezervate pentru rutarea semnalelor pe distanțe mai mari (mai mult de cinci celule), pentru semnale cu trei stări, sau pentru semnale cu un fan-out ridicat.

Algoritmul utilizează magistrale expres ori de câte ori este posibil. Aceste magistrale nu sunt conectate direct la celule, de aceea ele au o încărcare capacitivă mai redusă și sunt mai rapide decât magistralele locale. De asemenea, prin utilizarea unei magistrale expres în locul uneia locale, magistrala locală este eliberată pentru alte conexiuni. Totuși, înlocuirea unei magistrale locale printr-o magistrală expres nu este posibilă în anumite cazuri: la conectarea directă la o celulă; la utilizarea unui semnal bidirecțional; la efectuarea unei întoarceri cu 90° .

Pentru creșterea performanțelor, algoritmul limitează numărul segmentelor magistrelor locale prin care trece un semnal și utilizează repetoarele numai dacă este necesar. Ramificarea semnalului de pe o magistrală expres la magistrala locală la fiecare repetor poate fi benefică atunci când valoarea fanout-ului este mai mare decât opt, sau dacă semnalul trece prin mai mult de un repetor.

Fiecărui segment de interconectare al circuitului i se asociază două costuri: costul distanței (C_d), care reflectă întârzierile de rutare asociate cu segmentul de interconectare, și costul competiției (C_c), care contorizează legăturile care se află în competiție pentru același segment. Fiecărei căi din lista de conexiuni i se asociază de asemenea două costuri: suma costului distanțelor (S_d) pentru segmentele căii, și suma costului competiției (S_c) pentru segmentele căii.

Pentru reducerea necesarului de memorie și al timpului de execuție, algoritmul nu ia în considerare toate posibilitățile de interconectare din cadrul circuitului într-o singură etapă. De aceea se utilizează o metodă iterativă. În prima etapă se consideră numai acele căi posibile pentru o conexiune care corespund costului C_d minim. Dacă aceste căi sunt în conflict cu conexiunile deja rutate, algoritmul continuă căutarea pornind de la costul căii eșuate.

Algoritmul de rutare este descris în Capitolul 5 (Figura 5.48).

În prima etapă a algoritmului, se construiește graful de conectivitate pe baza structurii circuitului FPGA, iar apoi se construiește graful de rutare pe baza rezultatelor obținute după maparea tehnologică și plasare. Prin legături directe se desemnează acele legături care nu implică utilizarea unei magistrale.

În următoarea etapă, algoritmul încearcă divizarea conexiunilor în legături directe în cazul în care acestea nu trebuie să treacă prin mai mult de cinci celule. Pentru fiecare conexiune, algoritmul determină distanța minimă a căii de rutare, și memorează toate alternativele de rutare într-o listă a conexiunilor.

Algoritmul poate efectua două tipuri de optimizări: din punct de vedere al spațiului ocupat și din punct de vedere al vitezei. Pentru optimizarea din punctul de vedere al *spațiului*, algoritmul sortează mai întâi conexiunile după numărul alternativelor posibile de rutare (numărul căilor din graf, utilizând costul S_c), astfel încât conexiunile care au un număr mai redus de alternative vor fi mai prioritare. După selecția unei conexiuni prin această procedură de sortare, algoritmul utilizează o funcție de cost pentru evaluarea costului fiecărei căi disponibile, și alege calea cu costul S_d minim.

<p>[0 4] F : f0 , 0 0,4 AiV 0,3 AoE 0 0,4 AoS 1,4 AiN 0 1</p> <p>[1 3] F : f5:OUT1 , 0 1,3 AiV 1,2 AoE 0 1,3 BoN 0,3 BiS 0 1</p> <p>[1 2] F : f3 , 0 1,2 AiV 1,1 AoE 0 1,2 AoE 1,3 AiV 0 1,2 AiN 0,2 AoS 0 1</p> <p>[0 0] F : I:IN1 , 0 0,0 AoS 1,0 AiN 0 1</p> <p>[1 1] F : f1 , CT2 , 0 1,1 AiV 1,0 AoE 0 1,1 BoV 1,0 BiE 0 1,1 AoS 2,1 AiN 0 1,1 LS1 Lx1 Ly1 Lx3 3,2 LS3 0 1,1 AoE 1,2 AiV 0 1,1 AiN 0,1 AoS 0 1</p> <p>[0 1] F : I:IN2 , 0 0,1 AoS 1,1 AiN 0 1</p> <p>[0 2] F : I:CLOCK , CT2 , 0 0,2 AoS 1,2 AiN 0 0,2 LS0 Lx0 Ly2 4,2 LE2 0 0,2 LS0 Lx0 Ly2 2,2 LE2 0 0,2 LE2 Ly2 3,2 LE2 0 1</p> <p>[2 3] F : f5:OUT2 , 0 2,3 AiV 2,2 AoE 0 2,3 AoE 2,4 AiV 0 1</p>	<p>[2 2] F : f3 , 0 2,2 AiV 2,1 AoE 0 2,2 AoE 2,3 AiV 0 2,2 LE2 0 1</p> <p>[3 3] F : f0 , CT1 , 0 3,3 LV3 0 3,3 AoE 3,4 AiV 0 1</p> <p>[3 1] F : f5:OUT3 , 0 3,1 LN3 Lx3 Ly3 3,3 LV3 0 3,1 BiV 3,2 BoE 0 1</p> <p>[3 2] F : f3 , 0 3,2 BoV 3,1 BiE 0 3,2 LS3 0 3,2 LE2 0 1</p> <p>[4 3] F : f5:OUT4 , 0 4,3 AiV 4,2 AoE 0 4,3 AoE 4,4 AiV 0 1</p> <p>[4 2] F : f3 , 0 4,2 AiV 4,1 AoE 0 4,2 AoE 4,3 AiV 0 4,2 LE2 0 1</p> <p>[1 4] F : O:/OUT1 , 0 1,4 AiN 0,4 AoS 0 1</p> <p>[2 4] F : O:OUT2 , 0 2,4 AiV 2,3 AoE 0 1</p> <p>[3 4] F : O:/OUT3 , 0</p>	<p>3,4 AiV 3,3 AoE 0 1</p> <p>[4 4] F : O:OUT4 , 0 4,4 AiV 4,3 AoE 0 1</p> <p>[0 3] F : L , 0 0,3 BiS 1,3 BoN 0 0,3 AoE 0,4 AiV 0 1</p> <p>[1 0] F : L , 0 1,0 AoS 2,0 AiN 0 1,0 AoE 1,1 AiV 0 1,0 BiV 1,1 BoE 0 1,0 AiN 0,0 AoS 0 1</p> <p>[2 0] F : L , 0 2,0 AoS 3,0 AiN 0 2,0 AiN 1,0 AoS 0 1</p> <p>[2 1] F : L , 0 2,1 AoE 2,2 AiV 0 2,1 AiN 1,1 AoS 0 1</p> <p>[3 0] F : L , 0 3,0 AoS 4,0 AiN 0 3,0 AiN 2,0 AoS 0 1</p> <p>[4 0] F : L , 0 4,0 AoE 4,1 AiV 0 4,0 AiN 3,0 AoS 0 1</p> <p>[4 1] F : L , 0 4,1 AiV 4,0 AoE 0 4,1 AoE 4,2 AiV 0 1</p>
--	---	---

Figura 6.8. Lista de conexiuni obținută în urma rutării circuitului *Actlow*.

Pentru optimizarea din punctul de vedere al *vitezei*, algoritmul sortează mai întâi conexiunile după lungimea lor (utilizând costul S_d). Astfel, va determina ca liniile lungi să aleagă magistralele expres, care sunt mai rapide. Dintre toate conexiunile posibile, se alege cea cu costul S_c minim.

În etapa de rutare, algoritmul selectează alternativele de rutare cu costul S_c sau S_d minim. În etapa de rerutare, se încearcă găsirea altor căi posibile, pe baza grafului de conectivitate actualizat. În această etapă, în graful de conectivitate se marchează punctele de conectivitate utilizate de conexiunile deja rutate. Celula care generează semnalul conexiunii este de asemenea marcat în graful de conectivitate. Astfel, în etapa de rerutare alternativele de rutare care pornesc de la un punct de conectivitate care este utilizat pentru alte conexiuni vor fi luate în considerare.

Funcția de cost utilizată în cazul optimizării pentru rutabilitate are rolul de a selecta o cale de rutare care va avea un efect negativ redus asupra conexiunilor ră-

mase, din punct de vedere al rutabilității. Această funcție împiedică selectarea căilor care conțin segmente de interconectare pentru care există un număr mare de cereri. Probabilitatea de utilizare a unei muchii depinde de numărul alternativelor posibile la utilizarea acestei muchii. Deci, costul unei muchii e pentru care există alte j alternative (muchii în paralel cu e) va fi invers proporțional cu numărul alternativelor.

În Figura 6.8 se prezintă lista de conexiuni obținută în urma rutării circuitului *Actlow*.

6.8 Concluzii

În acest capitol s-a prezentat un sistem CAD conceput și implementat pentru proiectarea sistemelor numerice utilizând circuitele FPGA din seria *Atmel 6000*. Sistemul CAD a fost implementat în limbajul C++, funcționând sub sistemul de operare Windows 95. Sistemul a fost conceput pe baza metodologiei de proiectare care a fost propusă în cadrul tezei, și integrează rezultatele obținute în studiul etapelor de partiționare, plasare și rutare. În plus, sistemul realizează maparea tehnologică pentru circuitul FPGA utilizat. A fost realizată de asemenea o interfață cu sistemul de proiectare *EasyABEL*, interfață care permite descrierea sistemului numeric în limbajul *ABEL*, compilarea descrierii într-un set de ecuații și optimizarea acestora.

Specificarea de intrare este o descriere în limbajul de descriere *ABEL*. Această descriere este compilată într-un set de ecuații, sub forma unui fișier în formatul PLA. Fișierul generat este optimizat, minimizându-se logica în scopul reducerii termenilor produs. Se pot introduce diferite opțiuni de optimizare și de minimizare logică. În urma optimizării se obține de asemenea un fișier în formatul PLA, care este translatat într-un fișier în formatul PDS. Acest fișier conține ecuațiile sistemului care trebuie implementat.

Pe baza fișierului PDS se generează reprezentarea internă a sistemului sub forma unui graf. Pentru transformarea ecuațiilor într-o formă corespunzătoare circuitului FPGA, se execută apoi etapa de mapare tehnologică. Ecuațiile sunt adaptate pentru a fi implementate cu ajutorul celulelor logice ale circuitului, cu optimizarea numărului de celule necesare. În continuare se execută etapa de plasare, în care se selectează locații specifice pentru fiecare celulă logică. Urmează etapa de rutare, în care se efectuează alocarea resurselor de rutare în scopul interconectării celulelor logice, generându-se un fișier de configurare al circuitului. În final, structura circuitului configurat poate fi vizualizată în mod grafic.

Contribuția acestui capitol o reprezintă conceperea și implementarea unui sistem CAD pentru proiectarea sistemelor numerice utilizând circuitele FPGA din seria *Atmel 6000*. Sistemul se bazează pe metodologia de proiectare care a fost propusă în cadrul tezei, și integrează rezultatele obținute în studiul etapelor de partiționare, plasare și rutare. În plus, sistemul conține un program de mapare tehnologică pentru circuitele FPGA *Atmel* și o interfață care permite utilizarea limbajului de descriere *ABEL*.