

UNIVERSITATEA TEHNICĂ CLUJ-NAPOCA  
FACULTATEA DE AUTOMATICĂ ȘI CALCULATOARE  
CATEDRA DE CALCULATOARE

ing. Baruch Zoltan Francisc

# **CONTRIBUȚII LA PROIECTAREA ASISTATĂ DE CALCULATOR A SISTEMELOR NUMERICE**

Rezumatul tezei de doctorat

Conducător științific  
Prof. dr. ing. PUSZTAI Kalman

Cluj-Napoca, 1998



## CUPRINS

<b>1. INTRODUCERE</b> .....	<b>7</b>
1.1 Proiectarea sistemelor numerice.....	7
1.2 Circuite FPGA .....	7
1.3 Etapele de proiectare cu circuite FPGA.....	8
1.4 Motivația tezei .....	8
1.5 Organizarea tezei .....	9
<b>2. ANALIZA SITUAȚIEI ACTUALE ÎN DOMENIUL CIRCUITELOR VLSI ȘI FPGA</b> .....	<b>10</b>
2.1 Introducere.....	10
2.2 Procesul de proiectare al circuitelor VLSI .....	10
2.2.1 Proiectarea arhitecturală.....	11
2.2.2 Proiectarea logică .....	11
2.2.3 Proiectarea fizică .....	12
2.3 Tipuri de circuite VLSI .....	12
2.3.1 Rețele de porți .....	12
2.3.2 Celule standard.....	12
2.3.3 Macro-celule .....	13
2.3.4 Circuite FPGA .....	13
2.4 Tipuri de circuite FPGA .....	13
2.5 Dificultățile proiectării fizice.....	14
2.6 Concluzii .....	14
<b>3. PARTIȚIONAREA PENTRU CIRCUITELE CU RESURSE LIMITATE DE RUTARE</b> .....	<b>15</b>
3.1 Introducere.....	15
3.2 Definirea problemei de partiționare.....	15

<b>3.3 Restricții</b> .....	<b>15</b>
<b>3.4 Prezentarea sintetică a metodelor de partiționare</b> .....	<b>16</b>
3.4.1 Algoritmul Kernighan-Lin.....	17
3.4.2 Variante ale algoritmului Kernighan-Lin.....	18
3.4.3 Euristică Fiduccia-Mattheyses.....	18
3.4.4 Partiționarea prin metoda călirii simulate.....	19
3.4.5 Partiționarea prin tăietura proporțională .....	19
3.4.6 Partiționarea cu performanțe stabile.....	19
3.4.7 Partiționarea prin metode spectrale.....	20
3.4.8 Partiționarea pe baza rețelelor de flux .....	20
3.4.9 Multipartiționarea .....	21
3.4.10 Partiționarea prin metode probabilistice .....	21
<b>3.5 Partiționarea pentru circuitele FPGA</b> .....	<b>22</b>
3.5.1 Partiționarea ierarhică pentru circuite FPGA multiple .....	22
3.5.2 Partiționarea pentru circuite FPGA cu structuri de tip PLA .....	23
<b>3.6 Metode neconvenționale de partiționare</b> .....	<b>23</b>
3.6.1 Partiționarea prin evoluție stohastică.....	23
3.6.2 Partiționarea prin automate de învățare .....	24
3.6.2.1 Automate de învățare și partiționarea obiectelor.....	24
3.6.2.2 Automat de învățare pentru partiționarea grafurilor.....	25
<b>3.7 Algoritmi de partiționare propuși pentru circuite FPGA cu resurse limitate de rutare</b> .....	<b>26</b>
3.7.1 Algoritm de partiționare cu echilibrarea numărului de conexiuni .....	26
3.7.2 Algoritm genetic pentru partiționare cu echilibrarea numărului de conexiuni.....	26
3.7.3 Rezultate experimentale .....	28
<b>3.8 Concluzii</b> .....	<b>28</b>
<b>4. PLASAREA MODULELOR CU OBIECTIVUL ASIGURĂRII RUTABILITĂȚII CIRCUITELOR</b> .....	<b>29</b>
<b>4.1 Introducere</b> .....	<b>29</b>
<b>4.2 Definierea problemei de plasare</b> .....	<b>29</b>
<b>4.3 Funcții de cost și restricții</b> .....	<b>30</b>
4.3.1 Estimarea lungimii conexiunilor .....	30
4.3.2 Minimizarea lungimii totale a conexiunilor.....	30
4.3.3 Minimizarea tăieturii maxime.....	31
<b>4.4 Sinteza metodelor de plasare</b> .....	<b>31</b>
4.4.1 Plasarea constructivă inițială .....	33
4.4.2 Plasarea pe baza tăieturii minime.....	33
4.4.3 Plasarea prin metoda călirii simulate.....	34
4.4.3.1 Aplicarea algoritmului de călire simulată pentru plasare .....	34

4.4.3.2 Algoritm TimberWolf .....	34
4.4.4 Plasarea prin partiționare ierarhică .....	35
4.4.5 Plasarea prin metode numerice .....	35
4.4.6 Plasarea liniară prin metode spectrale.....	36
<b>4.5 Metode neconvenționale de plasare.....</b>	<b>36</b>
4.5.1 Plasarea prin algoritmi paraleli .....	36
4.5.2 Plasarea prin rețele neuronale artificiale .....	37
4.5.2.1 Concepte de bază ale rețelelor neuronale artificiale.....	37
4.5.2.2 Rețele neuronale Hopfield .....	38
4.5.2.3 Utilizarea rețelelor neuronale pentru plasare .....	38
<b>4.6 Algoritmi de plasare propuși pentru circuitele FPGA cu resurse limitate de rutare .....</b>	<b>39</b>
4.6.1 Algoritm de plasare pe baza tăieturii minime .....	39
4.6.1.1 Descrierea algoritmului de plasare.....	39
4.6.1.2 Secvența de aplicare a liniilor de tăietură.....	39
4.6.2 Algoritm genetic pentru plasarea circuitelor FPGA.....	40
4.6.2.1 Utilizarea algoritmilor genetici pentru plasare.....	41
4.6.2.2 Reprezentarea soluției.....	41
4.6.2.3 Operatori genetici .....	41
4.6.2.4 Selecția populației pentru generația următoare .....	42
4.6.2.5 Aspecte specifice pentru circuitele FPGA cu resurse limitate de rutare .....	42
4.6.3 Rezultate experimentale .....	43
<b>4.7 Concluzii .....</b>	<b>43</b>
<b>5. RUTAREA CIRCUITELOR CU RESURSE LIMITATE DE RUTARE .....</b>	<b>44</b>
<b>5.1 Introducere.....</b>	<b>44</b>
<b>5.2 Definirea problemei de rutare.....</b>	<b>45</b>
<b>5.3 Funcții de cost și restricții.....</b>	<b>45</b>
5.3.1 Funcții de cost și restricții pentru rutarea globală.....	45
5.3.2 Funcții de cost și restricții pentru rutarea detaliată .....	45
<b>5.4 Sinteza metodelor de rutare.....</b>	<b>46</b>
5.4.1 Prezentarea sintetică a metodelor de rutare globală.....	46
5.4.2 Prezentarea sintetică a metodelor de rutare detaliată .....	47
<b>5.5 Rutarea globală.....</b>	<b>48</b>
5.5.1 Regiuni de rutare.....	48
5.5.2 Rutarea globală secvențială.....	48
5.5.2.1 Problema arborelui Steiner .....	48
5.5.2.2 Rutarea globală prin metoda parcurgerii labirintului .....	48
5.5.2.3 Rutarea globală utilizând arbori Steiner ponderați .....	49
5.5.2.4 Rutarea globală orientată pe performanțe .....	49
5.5.3 Rutarea globală prin metoda călirii simulate.....	50
5.5.4 Rutarea globală prin metoda programării întregi.....	50
<b>5.6 Rutarea detaliată.....</b>	<b>51</b>

---

5.6.1 Rutarea detaliată generală .....	51
5.6.1.1 Rutarea labirint.....	51
5.6.1.2 Rutarea prin metoda căutării liniilor .....	51
5.6.2 Rutarea prin canale .....	52
5.6.2.1 Definierea problemei de rutare prin canale .....	52
5.6.2.2 Grafuri de constrângeri.....	52
5.6.2.3 Algoritmul marginii din stânga .....	52
5.6.2.4 Algoritmii Yoshimura și Kuh .....	53
<b>5.7 Rutarea circuitelor FPGA.....</b>	<b>53</b>
5.7.1 Problema de rutare a circuitelor FPGA.....	53
5.7.2 Rutarea prin expandarea grafului .....	53
5.7.3 Rutarea pe baza grafulor cu ponderi multiple .....	54
<b>5.8 Algoritm propus pentru rutarea circuitelor FPGA Atmel 6000 .....</b>	<b>54</b>
5.8.1 Arhitectura de rutare a circuitelor FPGA Atmel 6000.....	54
5.8.2 Modelarea circuitului printr-un graf.....	55
5.8.3 Descrierea algoritmului de rutare .....	55
<b>5.9 Concluzii .....</b>	<b>56</b>
<b>6. SISTEM CAD PENTRU PROIECTAREA SISTEMELOR NUMERICE CU CIRCUITELE FPGA ATMEL .....</b>	<b>57</b>
6.1 Structura generală a sistemului CAD.....	57
6.2 Descrierea proiectului .....	58
6.3 Compilarea și optimizarea descrierilor .....	58
6.4 Generarea reprezentării interne .....	58
6.5 Maparea tehnologică .....	59
6.6 Plasarea celulelor .....	59
6.7 Rutarea circuitului .....	59
6.8 Concluzii .....	59
<b>7. CONCLUZII FINALE.....</b>	<b>60</b>
<b>BIBLIOGRAFIE (SELECTIVĂ) .....</b>	<b>61</b>

# 1. INTRODUCERE

## 1.1 Proiectarea sistemelor numerice

Proiectarea sistemelor numerice complexe nu este posibilă fără utilizarea sistemelor CAD în timpul tuturor fazelor procesului de proiectare. Majoritatea sistemelor numerice actuale sunt implementate sub forma circuitelor integrate LSI sau VLSI. Pe măsura evoluției tehnologice de la integrarea pe scară redusă (SSI sau MSI) la integrarea pe scară largă, cerințele impuse sistemelor CAD au crescut substanțial. Modificările tehnologice au schimbat de asemenea metodologia de proiectare. De exemplu, în cazul tehnologiei VLSI nu este foarte importantă reducerea numărului de tranzistoare, deoarece reducerea costului prin minimizare logică nu este semnificativă atunci când numărul total de tranzistoare este de ordinul milioane. În schimb, este importantă reducerea costului interconexiunilor.

Există diferite tipuri de circuite VLSI utilizate actualmente. Se pot distinge următoarele categorii importante de circuite VLSI:

- Rețele de porți
- Celule standard
- Macro-celule (blocuri constructive)
- Rețele logice programabile (PLA - *Programmable Logic Array*)
- Dispozitive logice programabile (PLD - *Programmable Logic Device*)
- Rețele de porți programabile (FPGA - *Field-Programmable Gate Array*)

Dintre aceste tipuri de circuite utilizate pentru implementarea sistemelor numerice, în cadrul tezei se studiază în primul rând circuitele FPGA. Motivul principal este că aceste circuite sunt studiate într-o măsură mai redusă în literatură, în cadrul tezei urmărindu-se modul în care metodele generale de proiectare utilizate pentru circuitele VLSI în general pot fi utilizate și pentru circuitele FPGA, și care sunt metodele specifice a căror utilizare se impune pentru circuitele FPGA.

## 1.2 Circuite FPGA

Circuitele FPGA (*Field-Programmable Gate Array*) sunt circuite integrate programabile de către utilizator care permit un acces rapid la circuite VLSI configurabile. Un circuit FPGA constă dintr-o rețea de celule logice care pot fi interconectate prin comutatoare de rutare programabile. Circuitele FPGA combină facilitățile rețelelor de porți programabile prin măști MPGA (*Mask Programmable Gate Array*) și a dispozitivelor logice programabile PLD (*Programmable Logic Device*). De la circuitele MPGA s-a adoptat structura rețelei bidimensionale de celule logice, iar de la circuitele PLD s-a preluat programabilitatea de către utilizator. Implementările din cadrul tezei de față au fost realizate pentru circuite FPGA.

După introducerea lor de către firma Xilinx [177], circuitele FPGA au evoluat în mod considerabil pe măsură ce au fost dezvoltate diferite noi tipuri de dispozitive [6], [7], [26], [27], [30], [157], [160], [178]. Utilizarea circuitelor FPGA s-a răspândit pe scară largă, ceea ce se datorează duratei reduse de producție și costului relativ redus al acestor dispozitive programabile. Față de tehnologiile alternative, circuitele FPGA oferă avantajul că permit o reducere semnificativă a ciclului de proiectare și asigură o reducere a costului de producție al circuitelor VLSI. Totuși, programabilitatea de către utilizator are și dezavantaje: densitatea logicii și performanțele de viteză ale circuitelor FPGA sunt considerabil mai reduse decât ale celorlalte alternative. Deși îmbunătățirile

din ultimii ani au permis creșterea performanțelor circuitelor, sunt necesare încă eforturi de cercetare pentru a dezvolta arhitecturi optime pentru circuitele FPGA.

### 1.3 Etapele de proiectare cu circuite FPGA

Proiectarea sistemelor numerice utilizând circuite FPGA este un proces complex, care necesită resurse computaționale importante. Pentru a se reduce complexitatea combinatorială a acestei probleme, procesul de proiectare este împărțit în mod obișnuit în următoarele etape generale.

1) *Partiționarea*. Sistemul proiectat, care de multe ori nu poate fi implementat într-un singur circuit FPGA, trebuie divizat în mai multe părți, astfel încât fiecare parte să poată fi implementată într-un singur circuit FPGA, și să poată fi gestionată independent de celelalte. Partiționarea reprezintă în același timp o metodă algoritmică pentru rezolvarea problemelor complexe de optimizare care apar în sinteza logică sau în proiectarea fizică a circuitelor VLSI.

2) *Maparea tehnologică*. Pentru fiecare porțiune a sistemului care va fi implementată într-un singur circuit FPGA, logica trebuie divizată suplimentar în fragmente, astfel încât fiecare fragment să aibă o dimensiune suficient de mică pentru a putea fi implementată într-un singur bloc logic al circuitului. Această divizare se realizează în cadrul etapei de mapare tehnologică. Maparea tehnologică este operația de transformare a unei reprezentări logice cu nivele multiple într-o interconexiune de elemente logice dintr-o bibliotecă dată de elemente. Calitatea circuitelor sintetizate depinde în mare măsură de această etapă.

3) *Plasarea*. În cadrul plasării, fiecărui fragment care va fi implementat într-un bloc logic trebuie să i se asigneze un bloc liber din cadrul circuitului. Pentru plasare trebuie minimizezate anumite funcții obiectiv, cu condiția respectării unor restricții impuse de proiectant, de procesul de implementare sau de stilul de proiectare. Cea mai importantă funcție obiectiv este lungimea totală a conexiunilor, care reprezintă o metrică utilizată pe scară largă pentru aprecierea calității plasării. Exemple de restricții sunt evitarea suprapunerii celulelor sau cerința ca celulele să fie plasate într-o anumită suprafață rectangulară. O plasare este acceptabilă dacă se poate obține o rutare completă a circuitului în cadrul suprafeței date. În cadrul tezei obiectivul principal al plasării este cel al asigurării rutabilității circuitului.

4) *Rutarea*. Fiind dat un set de celule și porturile acestora, un set de conexiuni și locațiile celulelor (obținute în urma procesului de plasare), rutarea constă în determinarea căilor adecvate pentru interconexiunile dintre seturile de pini. Aceste căi adecvate minimizează funcția obiectiv dată, supusă unor restricții. Restricțiile pot fi impuse de proiectant, de procesul de implementare, de tipul circuitului sau de stilul de proiectare. Ca exemple de funcții obiectiv se pot aminti reducerea lungimii totale a interconexiunilor, sau evitarea problemelor datorate întârzierilor semnalelor.

### 1.4 Motivația tezei

Dintre tipurile de circuite VLSI care se utilizează pentru implementarea sistemelor numerice, în cadrul tezei se au în vedere în primul rând circuitele FPGA, circuite care au câștigat o popularitate deosebită în ultimii ani, având ca principale avantaje reducerea costurilor de prototipizare și reducerea semnificativă a duratei ciclului de proiectare. În cadrul tezei se studiază metodele de proiectare fizică pentru circuitele VLSI în general, urmărindu-se modul în care aceste metode se pot adapta pentru circuitele FPGA, și care sunt metodele specifice de proiectare care trebuie utilizate pentru aceste circuite.

Principala motivație a tezei o constituie *elaborarea unei metodologii de proiectare asistată de calculator a sistemelor numerice pentru circuite FPGA cu resurse limi-*



*tate de rutare*. Obiectivul principal este deci rutabilitatea circuitului, și îndeplinirea acestui obiectiv este urmărită în trei etape importante ale procesului de proiectare fizică: *partiționare*, *plasare* și *rutare*. Asigurarea acestui obiectiv este cea mai dificilă pentru categoria amintită de circuite.

Algoritmii de partiționare pe baza tăieturii minime sunt utilizați deseori în cadrul etapelor de proiectare pentru circuitele VLSI și FPGA. O altă motivație a tezei o constituie *studierea eficienței aplicării algoritmilor de partiționare pe baza tăieturii minime pentru circuitele FPGA cu resurse limitate de rutare*. Lungimea totală a interconexiunilor este componenta principală a funcției de cost utilizate de algoritmi tradiționali de partiționare pe baza tăieturii minime. S-a dorit să se determine în ce măsură această metrică este adecvată pentru această categorie de circuite FPGA.

Una din motivațiile tezei o reprezintă *elaborarea unor algoritmi de plasare pentru circuitele FPGA care au ca obiectiv asigurarea rutabilității* circuitelor. S-a urmărit în primul rând rezolvarea problemei de plasare prin metoda partiționării pe baza tăieturii minime. S-a urmărit să se studieze *efectul utilizării diferitelor secvențe de aplicare a liniilor de tăietură*, pentru a determina în ce măsură secvențele tradiționale permit obținerea unor rezultate corespunzătoare pentru circuitele FPGA cu resurse limitate de rutare.

O altă motivație a tezei este *investigarea posibilității de utilizare a unor metode neconvenționale pentru rezolvarea problemelor de proiectare fizică* pentru circuitele VLSI și FPGA. Dintre aceste metode neconvenționale, s-a avut în vedere utilizarea algoritmilor genetici. Acești algoritmi emulează procesul natural al evoluției ca o modalitate de evoluare către o soluție optimă. Aplicarea algoritmilor genetici este motivată de faptul că aceștia se caracterizează printr-un paralelism intrinsec, utilizând o populație de soluții, care le conferă un avantaj față de alte metode, cum este metoda călirii simulate [102], care utilizează o singură soluție.

O altă motivație a tezei o constituie *elaborarea unui algoritm de rutare care să rezolve conflictele la resursele de rutare*, prin considerarea efectului pe care îl are rutarea unei conexiuni asupra celorlalte conexiuni. S-a dorit de asemenea optimizarea atât din punct de vedere al numărului de celule logice utilizate în cadrul circuitului, cât și al întârzierilor de rutare.

De asemenea, una din motivațiile tezei a constituit-o *conceperea și implementarea unui sistem CAD* pentru proiectarea sistemelor numerice utilizând circuitele FPGA din seria *Atmel 6000*, care să integreze rezultatele obținute la studiul etapelor de proiectare fizică. Motivul pentru care implementarea s-a realizat pentru circuitele *Atmel* din seria 6000 este că aceste circuite nu dispuneau de un asemenea sistem CAD, sistemul de dezvoltare existent conținând doar un editor grafic pentru configurarea circuitelor. S-a dorit de asemenea includerea în acest sistem a unui program de mapare tehnologică pentru circuitele FPGA *Atmel*, ca și posibilitatea specificării sistemului numeric cu ajutorul unui limbaj de descriere, în particular limbajul *ABEL*.

## 1.5 Organizarea tezei

Capitolul 2 prezintă situația actuală în domeniul circuitelor VLSI în general și FPGA în particular, și descrie în mod succint procesul de proiectare al acestor circuite. Sunt trecute în revistă principalele tipuri de circuite VLSI: rețele de porți, celule standard, macro-celule, circuite FPGA. Sunt descrise exemple reprezentative de arhitecturi ale unor circuite FPGA comerciale, fiind prezentată pe scurt și arhitectura de rutare a acestor circuite.

Capitolul 3 prezintă problema de partiționare a circuitelor în general, accentul fiind pus pe partiționarea circuitelor cu resurse limitate de rutare. Este definită problema de partiționare, fiind prezentate sintetic diferite metode de partiționare întâlnite în literatură pentru circuitele VLSI și FPGA. În cadrul capitolului se propun doi algoritmi de bipartiționare pentru circuitele FPGA cu resurse limitate de rutare. Primul al-

goritm se bazează pe metoda tăieturii minime, și urmărește echilibrarea numărului de conexiuni din cadrul partițiilor. Al doilea este un algoritm genetic, având un obiectiv similar cu primul algoritm.

În capitolul 4 se studiază plasarea modulelor cu obiectivul asigurării rutabilității circuitelor. Se descriu diferite metode de plasare, fiind prezentate și două metode neconvenționale: plasarea prin algoritmi paraleli și plasarea prin rețele neuronale artificiale. În acest capitol se propun doi algoritmi de plasare pentru circuitele FPGA cu resurse limitate de rutare, primul fiind bazat pe algoritmul de partiționare pe baza tăieturii minime propus în capitolul 3. Se propune de asemenea o secvență de aplicare a liniilor de tăietură care este mai eficientă decât secvențele tradiționale. Al doilea algoritm propus este un algoritm genetic.

Capitolul 5 tratează problema de rutare a circuitelor, accentul punându-se pe circuitele cu resurse limitate de rutare. Se descriu sintetic diferite metode de rutare globală și metode de rutare detaliată. Acestea din urmă au fost împărțite în metode de rutare detaliată generală și metode de rutare prin canale. Se prezintă apoi problema de rutare a circuitelor FPGA și se descriu metode specifice pentru rutarea acestor circuite. În cadrul capitolului se propune un algoritm de rutare pentru circuitele FPGA *Atmel* din seria 6000.

În capitolul 6 se prezintă un sistem CAD conceput și implementat pentru proiectarea sistemelor numerice utilizând circuitele FPGA din seria *Atmel* 6000, care integrează algoritmi propuși în capitolele precedente. Specificația de intrare este reprezentată de o descriere în limbajul *ABEL*. Această descriere este compilată într-un set de ecuații cu ajutorul compilatorului sistemului de dezvoltare *Easy-ABEL*. Din setul de ecuații se generează o reprezentare internă a sistemului numeric. Apoi, sistemul CAD execută etapele de mapare tehnologică, plasare și rutare, și generează un fișier pentru configurarea circuitului FPGA.

Capitolul 7 prezintă sumarul tezei, contribuțiile tezei, și indică unele posibilități de cercetare și dezvoltare viitoare. În final sunt listate referințele bibliografice.

## 2. ANALIZA SITUAȚIEI ACTUALE ÎN DOMENIUL CIRCUITELOR VLSI ȘI FPGA

### 2.1 Introducere

În acest capitol se prezintă în mod sintetic situația actuală în domeniul circuitelor VLSI și FPGA și al proiectării acestor circuite. Se descriu etapele de proiectare ale circuitelor VLSI în general, pentru a scoate în evidență locul etapei de proiectare fizică în cadrul procesului de proiectare, etapele proiectării fizice reprezentând subiectul principal al tezei.

### 2.2 Procesul de proiectare al circuitelor VLSI

Deoarece complexitatea circuitelor VLSI este de ordinul milioanele de tranzistoare, proiectarea unui circuit VLSI este o sarcină complexă. Pentru a reduce complexitatea procesului de proiectare, se introduc mai multe nivele de abstractizare. Pe măsură ce procesul avansează de la nivelele superioare la cele inferioare de abstractizare, se introduc din ce în ce mai multe detalii despre noul proiect. Nivelele tipice de abstractizare și etapele de proiectare corespunzătoare sunt ilustrate în Figura 2.1. După cum se indică în această figură, proiectul trece de la etapa de specificație la cea de fabricație cu ajutorul diferitelor utilitare CAD.




Figura 2.1. Nivele de abstractizare și etapele corespunzătoare de proiectare.

### 2.2.1 Proiectarea arhitecturală

Inițial, proiectantul utilizează module de circuit ca unități aritmetice, unități de memorie, rețele de interconectare, controlere. Proiectarea unui circuit la acest nivel de abstractizare este numită *proiectare arhitecturală*. Deciziile luate în această etapă afectează în mod semnificativ costul și performanțele proiectului.

După definirea arhitecturii sistemului, este necesară execuția următoarelor etape:

1. Proiectarea logică detaliată a modulelor de circuit;
2. Determinarea semnalelor de control necesare pentru activarea și dezactivarea modulelor de circuit.

Prima etapă este numită *proiectarea căii de date*, iar etapa a doua *proiectarea căii de control*. Fiind dată o specificație, obiectivul este de a se ajunge la un proiect care satisface toate constrângerile impuse de specificație, și optimizează unul sau mai multe aspecte ale proiectului. Această problemă este numită și *sinteză hardware*. Pentru sinteza căii de date și a căii de control au fost elaborate diferite programe de proiectare asistată de calculator. Generarea automată a căii de date și a căii de control este numită *sinteză de nivel înalt* [79] [121] [122].

### 2.2.2 Proiectarea logică

Dacă implementarea trebuie realizată sub forma unui circuit VLSI utilizând componente aflate într-o *bibliotecă de module* (aceste module fiind numite și *macrocelule*), următoarea etapă de proiectare este selectarea componentelor astfel încât să se minimizeze costul total și în același timp să se maximizeze performanțele. După procedura de selecție, componentele (celulele) sunt amplasate pe suprafața de rutare și sunt interconectate utilizând conexiuni de metal și polisiliciu.

Dacă implementarea trebuie realizată utilizând unul sau mai multe circuite FPGA, operațiile efectuate în cadrul proiectării logice constau în principal din *partiționare* și *mapare tehnologică*. În cadrul partiționării, proiectul este divizat în mai multe părți astfel încât să fie posibilă implementarea fiecăreia într-un circuit FPGA. În cadrul mapării tehnologice, pentru fiecare parte care va fi implementată într-un singur circuit FPGA, logica este divizată în mai multe fragmente suficient de mici pentru a fi implementate într-un singur bloc logic al circuitului.

### 2.2.3 Proiectarea fizică

Proiectarea fizică a unui circuit este etapa care precede fabricația acestuia. În modul cel mai general, proiectarea fizică se referă la toate etapele de proiectare care urmează după proiectarea logică și care preced fabricația. Acestea cuprind toate sau o parte din următoarele etape: partiționare logică, plasare și rutare. Performanțele circuitului, din punct de vedere al spațiului ocupat, al vitezei și al fiabilității, depind în mod critic de modul în care se realizează proiectarea fizică.

Plasarea și rutarea afectează în mod semnificativ suprafața ocupată de circuit. Există două componente ale suprafeței circuitului: suprafața funcțională și cea de interconectare. Suprafața ocupată de elementele active reprezintă suprafața funcțională. Interconexiunile utilizate pentru conectarea acestor elemente funcționale contribuie la suprafața de interconectare. Interconexiunile lungi și orificiile de trecere afectează nu numai performanțele, ci și suprafața circuitului.

## 2.3 Tipuri de circuite VLSI

### 2.3.1 Rețele de porți

O rețea de porți constă dintr-un număr mare de tranzistoare care sunt prefabricate sub forma unui tablou bidimensional. Inițial tranzistoarele dintr-o rețea nu sunt conectate între ele. Pentru implementarea unui circuit printr-o rețea de porți, trebuie plasate conexiuni metalice între tranzistoare utilizând procesul obișnuit de mascare. Acest proces de adăugare a conexiunilor metalice la o rețea de porți este numit particularizare a rețelei. După acest proces, rețelele individuale de porți pot fi separate, împachetate și testate.

Deoarece toate etapele cu excepția particularizării sunt identice pentru toate rețelele de porți, indiferent de circuitul care va fi implementat, se poate stoca un număr mare de circuite care au fost prefabricate până la procesul de metalizare. Astfel, va fi necesar un timp foarte redus până la fabricarea circuitului final. Rețelele de porți sunt numite și rețele de porți programabile prin măști (*Mask Programmable Gate-Array - MPGA*). Costul producerii unui circuit cu o rețea de porți este redus datorită randamentului ridicat. Aceasta deoarece există un număr redus de etape de prelucrare implicate într-o particularizare.

### 2.3.2 Celule standard

O celulă standard, numită și policelulă, este un bloc logic care execută o funcție standard. O bibliotecă de celule este o colecție de informații legate de celulele standard. Informațiile relevante despre o celulă constau din numele celulei, funcționalitatea acestuia, aranjarea pinilor, și amplasarea celulei pentru o anumită tehnologie. Celulele dintr-o anumită bibliotecă au aceeași înălțime.

Suprafața de amplasare este împărțită în mai multe rânduri. Un rând constă din celule plasate aproape unele de altele. Rândurile sunt separate prin canale de rutare orizontale. Celulele din același rând, sau cele din două rânduri alăturate pot fi interconectate prin intermediul canalului adiacent. Dacă trebuie conectate două celule aflate în rânduri non-adiacente, se utilizează celule de tip special, numite *celule de trecere*.

Fără de rețelele de porți, celulele standard oferă o flexibilitate mai mare. În cazul unui circuit cu celule standard, spațiul de interconectare nu este fixat dinainte. Mai mult, celulele pot avea lățimi diferite. Dezavantajul celulelor standard față de rețelele de porți constă în faptul că pentru fabricația circuitului sunt necesare toate etapele de fabricație.

### 2.3.3 Macro-celule

Atât proiectarea cu rețele de porți cât și cea cu celule standard impun restricții asupra celulelor care sunt utilizate. De exemplu, celulele standard trebuie să aibă aceeași înălțime. Dacă această restricție este eliminată, celulele nu mai pot fi plasate pe rânduri. Circuitele la care pot varia ambele dimensiuni ale celulelor sunt numite circuite cu *macro-celule* sau *blocuri constructive*. Avantajul principal al acestora este că biblioteca poate conține celule de o complexitate mult mai mare, de exemplu registre, unități aritmetice și logice, memorii și alte blocuri arhitecturale.

Există un avantaj important al memorării unor blocuri ca unități aritmetice și logice într-o bibliotecă de celule. Asemenea blocuri pot fi proiectate astfel încât să aibă caracteristici de amplasare eficiente. Conceptul de memorare a celulelor într-o bibliotecă poate reduce în mod semnificativ efortul de proiectare. Există însă un dezavantaj al acestei metode. O bibliotecă de celule este dependentă de tehnologia de fabricație, deci sunt necesare biblioteci diferite pentru diferitele tehnologii. În cazul trecerii la o nouă tehnologie, este necesar un efort considerabil pentru reproiectarea celulelor.

### 2.3.4 Circuite FPGA

Similar unui circuit MPGA, un circuit FPGA (*Field Programmable Gate Array*) constă dintr-o rețea bidimensională de blocuri logice. De obicei, fiecare bloc logic poate fi programat pentru a implementa orice funcție logică a intrărilor sale. Canalele și blocurile de comutare dintre aceste blocuri conțin resurse de interconectare. Aceste resurse conțin de obicei segmente de interconectare de diferite lungimi. Interconexiunile conțin comutatoare programabile cu rolul de a conecta blocurile logice la segmentele de interconectare, sau un segment de interconectare la altul. În plus, există celule de I/E la periferia rețelei, care pot fi programate ca intrări sau ieșiri.

Avantajele circuitelor FPGA față de circuitele MPGA sunt costurile de prototipizare mai reduse și durata mai scurtă de producție. Principalele dezavantaje sunt viteza de operare mai redusă și densitatea mai redusă a porților. Comutatoarele programabile și circuitele de programare asociate necesită un spațiu mai mare în cadrul circuitului comparativ cu conexiunile metalice din rețelele de porți. Aceste comutatoare au de asemenea o rezistență și capacitate semnificativă care determină o viteză redusă de operare.

## 2.4 Tipuri de circuite FPGA

Există două categorii principale de circuite FPGA: circuite cu memorii SRAM și circuite cu antifuzibile.

**Circuite cu memorii SRAM.** Programarea acestor circuite se realizează prin celule de memorie statică. Logica este implementată cu ajutorul unor tabele (lookup table) realizate din celulele de memorie, intrările funcțiilor controlând liniile de adresă. Fiecare tabelă de  $2^n$  celule de memorie implementează orice funcție cu  $n$  intrări. Una sau mai multe tabele, combinate cu bistabile, formează un bloc logic configurabil. Aceste blocuri sunt aranjate într-un tablou bidimensional, segmentele de interconectare formând canale, similar cu rețelele de porți. Segmentele se conectează la pinii blocurile logice din canale și la alte segmente din blocurile de comutare prin intermediul tranzistoarelor de trecere controlate de celule ale memoriei de configurare.

Din această categorie de circuite FPGA fac parte cele ale firmelor Xilinx, Altera, AT&T.

**Circuite cu antifuzibile.** Un antifuzibil este un dispozitiv cu două terminale care în mod normal se află în starea de înaltă impedanță, iar atunci când este expus la o tensiune ridicată, trece în starea cu rezistență redusă (300-500  $\Omega$ ). Antifuzibilele au

dimensiuni reduse, astfel încât o arhitectură bazată pe antifuzibile poate conține sute de mii sau milioane de antifuzibile. Pentru simplificarea arhitecturii și a programării, circuitele FPGA bazate pe antifuzibile constau de obicei din rânduri de elemente logice configurabile cu canale de interconectare între ele, ca și rețelele de porți tradiționale. Un bloc logic poate fi programat prin conectarea pinilor săi de intrare la valori fixe sau la rețele de interconectare.

Din categoria circuitelor FPGA cu antifuzibile fac parte circuitele firmelor Actel, Quicklogic, Cypress.

## 2.5 Dificultățile proiectării fizice

Proiectarea fizică este o problemă complexă de optimizare, care implică mai multe funcții obiectiv, de exemplu suprafața ocupată de circuit, lungimea interconexiunilor, numărul orificiilor de trecere. Circuitul trebuie să satisfacă toate constrângerile impuse de specificație. De exemplu, dacă tehnologia utilizată este cea a rețelelor de porți, există o constrângere asupra spațiului disponibil pentru interconexiuni.

Există dificultăți practice atunci când se încearcă satisfacerea tuturor cerințelor specificate. În primul rând, este dificilă modelarea problemei de proiectare fizică dacă există un număr mare de constrângeri și se dorește optimizarea unui număr mare de funcții obiectiv. Problema este dificilă și pentru că unele din aceste funcții obiectiv se află în conflict cu altele.

Problema de proiectare fizică este divizată de obicei în mai multe subprobleme mai simple. O subdiviziune posibilă este următoarea:

1. Partționarea circuitului;
2. Planul de amplasare și definirea canalelor;
3. Plasarea celulelor;
4. Rutarea globală;
5. Ordonarea canalelor;
6. Rutarea detaliată a liniilor de alimentare și masă;
7. Rutarea detaliată a celorlalte conexiuni.

Toate subproblemele menționate sunt probleme de optimizare cu constrângeri. O asemenea problemă constă din găsirea unei soluții fezabile care satisface un set specificat de constrângeri de proiectare și optimizează o funcție obiectiv dată. Aceste subprobleme sunt de obicei NP-complete. De aceea, nu se cunosc algoritmi eficienți care pot găsi soluții optime ale acestor probleme. Pentru soluționarea problemelor complexe de optimizare de dimensiuni mari se utilizează *tehnici euristice*.

## 2.6 Concluzii

În acest capitol s-a prezentat în mod sintetic situația actuală în domeniul circuitelor VLSI și FPGA, și a fost descris procesul de proiectare al acestor circuite. Acest proces este complex, și pentru reducerea complexității se introduc mai multe nivele de abstractizare. Au fost prezentate nivelele tipice de abstractizare și etapele de proiectare corespunzătoare: proiectarea *arhitecturală*, proiectarea *logică* și proiectarea *fizică*.

În cazul circuitelor VLSI, metodele de proiectare sunt elaborate în general pentru un anumit tip de circuit. Au fost prezentate principalele tipuri de circuite VLSI utilizate: *rețele de porți*, *celule standard*, *macro-celule*, *circuite FPGA*.

Există numeroase dificultăți legate de proiectarea fizică. Aceasta este o problemă complexă de optimizare, care implică mai multe funcții obiectiv. Circuitul trebuie să satisfacă toate constrângerile impuse de specificație. Problema de proiectare fizică este divizată în mai multe subprobleme mai simple. Aceste subprobleme sunt de obicei NP-complete. Pentru soluționarea acestora se utilizează tehnici euristice.

### 3. PARTIȚIONAREA PENTRU CIRCUITELE CU RESURSE LIMITATE DE RUTARE

#### 3.1 Introducere

Partiționarea este tehnica de divizare a unui circuit sau sistem într-o colecție de părți de dimensiune mai mică (componente). Pe de o parte, partiționarea este o etapă de proiectare pentru divizarea unui sistem în mai multe părți care pot fi implementate prin componente separate, iar pe de altă parte partiționarea reprezintă o metodă algoritmică pentru rezolvarea problemelor complexe de optimizare care apar în sinteza logică sau în proiectarea fizică a circuitelor VLSI.

#### 3.2 Definirea problemei de partiționare

Problema de partiționare a circuitelor se poate formula ca o problemă de partiționare a grafurilor. Un model matematic standard al circuitelor asociază un graf  $G = (V, E)$  cu lista de conexiuni a circuitului, unde vârfurile din  $V$  reprezintă elemente de circuit (module), iar muchiile din  $E$  reprezintă interconexiuni. Vârfurile și muchiile grafului  $G$  pot fi ponderate pentru a reflecta suprafața ocupată de modul sau importanța unei conexiuni.

Există două formulări de bază ale problemei de bipartiționare a circuitelor. Acestea sunt următoarele [86]:

- *Tăietura minimă*: Fiind dat graful  $G = (V, E)$ , se partiționează  $V$  în subseturile disjuncte  $U$  și  $W$  astfel încât  $e(U, W)$ , adică numărul muchiilor în  $\{(u, w) \in E \mid u \in U \text{ și } w \in W\}$ , este minimizat.
- *Bisecția de lățime minimă*: Fiind dat graful  $G = (V, E)$ , se partiționează  $V$  în subseturile disjuncte  $U$  și  $W$ , cu  $|U| = |W|$ , astfel încât  $e(U, W)$  este minimizat.

Problema mai generală de partiționare este cea în care se formează  $k$  subseturi disjuncte. Aceasta se numește partiționare cu  $k$  căi și este definită astfel [146]:

- Fiind dat un graf  $G = (V, E)$ , unde fiecare vârf  $v \in V$  are o dimensiune  $s(v)$ , iar fiecare muchie  $e \in E$  are o pondere  $w(e)$ , se divide setul  $V$  în  $k$  subseturi  $V_1, V_2, \dots, V_k$ , astfel încât să se optimizeze o funcție obiectiv, ținând cont de anumite restricții.

#### 3.3 Restricții

Fiind dat un set de noduri  $V$  interconectate prin muchiile  $e_1, \dots, e_n$ , există numeroase restricții care pot fi impuse unei probleme de partiționare. De exemplu, se poate specifica găsirea unei partiții ( $V_1, \dots, V_k$ ) care satisface una sau mai multe din următoarele restricții:

1. Se specifică o dimensiune  $s(v)$  pentru fiecare  $v \in V$  și o limită superioară de dimensiune  $S$ , cerându-se ca dimensiunea fiecărui nod  $V_i$  să fie cel mult  $S$ .
2. Sunt specificate valorile întregi pozitive  $n_1, \dots, n_k$ , și se cere ca numărul de elemente din  $V_i$  să fie  $n_i$ , deci  $|V_i| = n_i$ , pentru fiecare  $i = 1, \dots, k$ .
3. Se specifică o limită  $P$  a numărului de pini, și se cere ca numărul de pini din fiecare  $V_i$  să fie cel mult  $P$ , deci  $P_i \leq P$ , pentru fiecare  $i = 1, \dots, k$ .

4. Trebuie minimizată valoarea tăieturii totale a tuturor muchiilor, și anume  $\sum_{i=1}^n c(e_i)$ . Cantitatea  $\sum_{i=1}^n c(e_i)$  este numită și dimensiunea tăieturii partiției.

Pentru o bipartiție, dimensiunea tăieturii este egală cu numărul de conexiuni tăiate de partiție.

- Pentru fiecare muchie  $e_i$  este specificată o pondere  $w(e_i)$ , cerându-se ca valoarea tăieturii totale ponderate a tuturor muchiilor, deci  $\sum_{i=1}^n w(e_i)c(e_i)$ , să fie minimizată. Cantitatea  $\sum_{i=1}^n w(e_i)c(e_i)$  este numită și dimensiunea ponderată a tăieturii partiției.

### 3.4 Prezentarea sintetică a metodelor de partiționare

Există diferite tehnici euristice pentru a se genera soluții aproximative ale problemei de partiționare [98], [146]. Acestea se pot clasifica în algoritmi *deterministici* și *stohastici* (probabilistici). Metodele de partiționare pot fi clasificate de asemenea ca fiind *constructive* și *iterative*. O metodă constructivă pornește de la o anumită componentă nucleu, selectând apoi alte componente pentru a fi adăugate la soluția parțială, până la obținerea unei soluții complete. O metodă iterativă are ca scop îmbunătățirea calității unei soluții existente de partiționare, de exemplu reducerea costului. De multe ori, o asemenea metodă se aplică pentru îmbunătățirea soluției generate de o metodă constructivă.

Gruparea este o tehnică pentru a determina componentele puternic conectate ale unui graf. Pentru partiționarea unor circuite conținând milioane de module gruparea de jos în sus este combinată adesea cu partiționarea de sus în jos. O formulare care unifică ambele strategii a fost publicată în [94]. Gruparea a fost aplicată și pentru optimizarea performanțelor [179], [184]. Structuri formate din setul tuturor nodurilor unui bloc combinational între o singură ieșire și intrările care conduc la această ieșire, au fost aplicate la partiționarea de jos în sus a circuitelor FPGA pentru căi critice [23]. Compromisul între timpul de execuție și performanță este investigat în [185]. În [109] se descrie o metodă de grupare în care informațiile globale de conectivitate ale grafului sunt obținute din proprietatea de grupare a metodei vectorilor proprii.

Tehnicile de programare matematică sunt utilizate pentru optimizarea unei funcții obiectiv sub restricțiile unor inegalități. Pentru rezolvarea problemelor de partiționare au fost aplicate programarea quadratică [139], programarea booleană quadratică [155], programarea liniară [116].

Metodele spectrale au fost propuse în ultimii ani [39], [40], [86], [109]. Pe baza matricii de adiacență a grafului, obiectivul tăieturii minime poate fi rescris ca un sistem de ecuații. Vectorul propriu al valorii proprii minime diferite de zero a matricii poate fi interpretat ca o plasare liniară sau ordonare a nodurilor grafului. Această ordonare poate fi divizată pentru a obține o partiționare a nodurilor. În literatură au fost publicate numeroase modificări ale acestei metode de bază, inclusiv utilizarea mai multor vectori proprii. În cazul partiționării cu căi multiple s-a demonstrat faptul că odată cu creșterea numărului de vectori proprii, crește calitatea partiționării.

Partiționarea bazată pe plasare este strâns legată de metodele spectrale. Aceste metode minimizează o funcție obiectiv quadratică. Pentru plasare, s-a arătat că minimizarea unui obiectiv liniar conduce la rezultate îmbunătățite. În [139] această observație a fost utilizată pentru obținerea unor partiționări de calitate mai bună. Această metodă bazată pe plasare a fost de asemenea extinsă la partiționarea cu căi multiple cu aplicații la circuitele FPGA [138].

În cazul metodelor bazate pe fluxul în rețele, fluxul direcționat al semnalelor poate fi utilizat pentru îmbunătățirea performanțelor sistemului. Au fost propuse diferite tipuri de formulări ale fluxului în rețele [67], [94], [95], [116], [180], [181], [184]. Toate acestea au în comun faptul că este generat un model al grafului din lista de conexiuni direcționată pentru a determina un flux maxim care este echivalent cu o tăietură minimă.



Metodele constructive stohastice nu au fost utilizate frecvent pentru soluționarea problemelor de partiționare. Exemple mai recente sunt [90] și [184]. În [90] este determinată o ordonare liniară prin selectarea aleatoare a unor noduri de început. Prin utilizarea programării dinamice ordonarea este divizată în grupe. În [184] este propusă o metodă probabilistică pentru a reduce complexitatea computațională a algoritmului bazat pe flux.

Au fost publicate numeroase metode deterministice iterative. Acestea inter-schimbă în mod iterativ noduri sau perechi de noduri pentru a minimiza numărul de muchii tăiate. Din acest motiv, acestea sunt indicate în mod colectiv ca algoritmi de tăietură minimă. Cele mai multe din acestea sunt de tip greedy [105], [146], [189]. Acești algoritmi diferă în mod semnificativ în alegerea funcției obiectiv utilizate. Un obiectiv îmbunătățit bazat pe calculul probabilistic al câștigurilor este introdus în [69]. Cele mai multe implementări utilizează configurații inițiale aleatoare multiple [175] pentru căutarea adecvată în spațiul soluțiilor și a obține performanțe predictibile. În [50] a fost propusă o metodă de bipartiționare cu performanțe stabile, care nu necesită generarea unui mare număr de configurații inițiale.

Îmbunătățirea iterativă poate fi combinată cu gruparea pentru a reduce complexitatea calculelor. Deoarece metodele iterative deterministice sunt sensibile la modul de alegere a partiției inițiale, în [117] a fost propusă o metodă bazată pe gradient pentru a elimina acest dezavantaj. Au fost propuse și metode de partiționare de tăietură minimă bazate pe programarea quadratică.

Metodele stohastice de îmbunătățire iterativă utilizate în mod obișnuit sunt călirea simulată și evoluția simulată [76], [189]. Cel mai important avantaj al acestora este că pot evita minimele locale. O evaluare experimentală a bipartiționării în [186] arată că prin călirea simulată se obțin anumite avantaje în privința calității soluției, dar timpul de calcul consumat este foarte mare.

### 3.4.1 Algoritmul Kernighan-Lin

Algoritmul Kernighan-Lin (KL) a fost elaborat inițial pentru biseccionarea grafurilor, și a fost extins apoi pentru rezolvarea problemei de biseccionare a circuitelor [189]. Problema de bipartiționare este caracterizată printr-o matrice de conectivitate  $C$ , care este o matrice pătrată cu un număr de linii egal cu numărul de noduri ale grafului circuitului. Elementul  $c_{ij}$  reprezintă suma ponderilor muchiilor care conectează elementele  $i$  și  $j$ . În cazul în care muchiile au ponderi unitare,  $c_{ij}$  indică numărul de muchii care conectează  $i$  și  $j$ . Rezultatul algoritmului de partiționare este o pereche de seturi (blocuri)  $A$  și  $B$  astfel încât  $|A| = |B| = n$ ,  $A \cap B = \emptyset$ , iar setul de tăietură are o dimensiune cât mai mică. Această dimensiune este măsurată prin  $T$ ,

$$T = \sum_{a \in A, b \in B} c_{ab} \quad (3.6)$$

Algoritmul pornește de la o partiție inițială astfel încât  $|A| = |B| = n$  și  $A \cap B = \emptyset$ . Fie  $\hat{P} = \{\hat{A}, \hat{B}\}$  partiția optimă, iar  $P = \{A, B\}$  partiția curentă. Pentru a se obține  $\hat{P}$  din  $P$ , trebuie să se interschimbe un subset  $X \subseteq A$  cu un subset  $Y \subseteq B$ , astfel încât:

- (1)  $|X| = |Y|$
- (2)  $X = A \cap \hat{B}$
- (3)  $Y = \hat{A} \cap B$

Presupunem că există o partiție inițială  $\{A, B\}$  de câte  $n$  elemente fiecare. Kernighan și Lin au elaborat o procedură de tip greedy pentru a identifica două subseturi  $X \subseteq A$  și  $Y \subseteq B$ , de cardinalități egale, astfel încât în urma interschimbării acestora costul partiției este îmbunătățit. În cursul procedurii, se calculează câștigurile interschimbării oricăror două module  $a \in A$  și  $b \in B$ . Este selectată perechea  $(a_1, b_1)$  care conduce la câștigul maxim  $g_1$ , iar elementele  $a_1$  și  $b_1$  sunt blocate pentru a nu fi luate

în considerare la următoarele interschimbări. Câștigurile sunt recalulate, iar apoi este selectată și blocată a o doua pereche  $(a_2, b_2)$  cu câștigul maxim  $g_2$ . De notat că  $g_2$  este câștigul interschimbării  $a_2$  cu  $b_2$  după ce  $a_1$  a fost deja interschimbabil cu  $b_1$ . Astfel, câștigul interschimbării perechii  $(a_1, b_1)$  urmat de interschimbarea  $(a_2, b_2)$  este  $G_2 = g_1 + g_2$ . Procesul continuă selectând  $(a_1, b_1), (a_2, b_2), \dots, (a_i, b_i) \dots (a_n, b_n)$ , câștigurile corespunzătoare fiind  $g_1, g_2, \dots, g_i, \dots, g_n$ . În general, câștigul interschimbării primelor  $k$  perechi  $(a_1, b_1), (a_2, b_2), \dots, (a_k, b_k)$ ,  $1 \leq k \leq n$  este  $G_k = \sum_{i=1}^k g_i$ . Dacă nu există un  $k$  astfel ca  $G_k > 0$  atunci partiția curentă nu poate fi îmbunătățită; în caz contrar se alege valoarea  $k$  care maximizează  $G_k$  și se efectuează interschimbarea  $\{a_1, a_2, \dots, a_k\}$  cu  $\{b_1, b_2, \dots, b_k\}$  în mod permanent.

Procedura de îmbunătățire a unei partiții, indicată mai sus, constituie un singur pas al algoritmului Kernighan-Lin. Partiția obținută după pasul  $i$  constituie partiția inițială pentru pasul  $i + 1$ . Iterațiile se termină atunci când  $G_k \leq 0$ , deci nu se mai pot obține îmbunătățiri suplimentare prin interschimbarea perechilor.

### 3.4.2 Variante ale algoritmului Kernighan-Lin

Algoritmul Kernighan-Lin poate fi extins pentru a rezolva și alte cazuri ale problemei de partiționare. O parte din acestea sunt următoarele:

*Blocuri cu dimensiuni inegale.* În acest caz se partiționează un graf  $G = (V, E)$  cu  $2n$  vârfuri în două subgrafuri cu dimensiuni inegale  $n_1$  și  $n_2$ ,  $n_1 + n_2 = 2n$ .

*Elemente cu dimensiuni inegale.* Se generează o bipartiție a unui graf ale cărui vârfuri au dimensiuni inegale.

*Partiționare cu  $k$  căi.* Se presupune că graful are  $k \cdot n$  vârfuri,  $k > 2$ , și este necesară generarea unei partiții cu  $k$  căi, fiecare cu  $n$  elemente.

Optimalitatea perechilor de partiții este doar o condiție necesară a optimalității în cazul problemei de partiționare cu  $k$  căi. Uneori va fi necesară o interschimbare complexă de trei sau mai multe elemente din trei sau mai multe subseturi pentru a se obține soluția optimă globală.

### 3.4.3 Euristică Fiduccia-Mattheyses

Fiduccia și Mattheyses au elaborat o euristică iterativă care ia în considerare atât conexiunile multiple, cât și dimensiunile elementelor de circuit. Contribuția acestora constă în permiterea mutării unui singur nod la un moment dat între cele două subseturi ale partiției, o analiză și o implementare atentă a efectului mutării unui singur nod asupra valorilor  $D$  ale altor noduri, și utilizarea unei structuri de date eficiente pentru a se evita căutarea inutilă a nodului care va fi mutat în etapa următoare [189].

Euristica Fiduccia-Mattheyses este o tehnică utilizată pentru a găsi soluția la următoarea problemă de bipartiționare: Fiind dat un circuit constând din  $C$  celule conectate printr-un set de  $N$  conexiuni, problema este de a partiționa circuitul  $C$  în două blocuri  $A$  și  $B$  astfel încât numărul conexiunilor care au celule în ambele blocuri este minimizat și este satisfăcut factorul de echilibru  $r$  [76]. Principalele diferențe între euristici Kernighan-Lin și Fiduccia-Mattheyses sunt următoarele [146]:

1. În cazul euristicii Fiduccia-Mattheyses este selectată la un moment dat o singură celulă, din oricare bloc, pentru a fi mutată în blocul complementar.
2. Euristica Kernighan-Lin partiționează un graf în două blocuri astfel încât costul muchiilor tăiate este minim, în timp ce euristica Fiduccia-Mattheyses are ca scop reducerea costului conexiunilor tăiate de partiție.

3. În locul câștigului datorat interschimbării a două celule este calculat câștigul datorat mutării unei singure celule dintr-un bloc în altul. Numărul total de celule care sunt mutate este dat de secvența cea mai bună de mutări  $c_1, c_2, \dots, c_k$ .

### 3.4.4 Partiționarea prin metoda călirii simulate

Călirea simulată este o tehnică iterativă utilizată pe scară largă pentru rezolvarea diferitelor probleme combinatoriale de optimizare. A fost utilizată pentru majoritatea problemelor CAD, inclusiv pentru partiționare. Este o euristică adaptivă care aparține clasei algoritmilor stocastici. Această euristică a fost introdusă pentru prima dată de Kirkpatrick, Gelatt și Vecchi [102].

Euristica de călire simulată se inspiră din procesul de răcire controlată a metalelor topite pentru a se obține o structură cristalină corespunzătoare. Dacă se compară optimizarea cu procesul de călire, se poate realiza o analogie între obținerea optimului global și obținerea structurii cristaline dorite.

Partea principală a algoritmului de călire simulată este procedura *Metropolis*, care simulează procesul de călire la o temperatură dată  $T$ . Această procedură constă în generarea unui lanț Markov de stări, ale căror energii ar avea o distribuție Boltzmann dacă lanțul ar avea o lungime infinită. Pe lângă temperatură, procedura Metropolis mai are ca intrări soluția curentă  $S$  care va fi îmbunătățită, și valoarea  $M$ , care este durata de timp în care este aplicată călirea la temperatura  $T$ . Temperatura este redusă lent de la valoarea  $T_0$  în progresie geometrică, în funcție de parametrul  $\alpha$ . Durata de timp a procesului de călire la o anumită temperatură este mărită gradat pe măsură ce temperatura este micșorată. Aceasta se realizează utilizând parametrul  $\beta > 0$ .

### 3.4.5 Partiționarea prin tăietura proporțională

Fiind dat un circuit  $N = (V, E)$ , unde  $V$  este setul de noduri, iar  $E$  este setul de muchii, fie  $c_{ij}$  capacitatea unei muchii care conectează nodul  $i$  cu nodul  $j$ .  $(A, A')$  indică o tăietură care separă un set de noduri  $A$  de  $A' = V - A$ . Capacitatea acestei tăieturi este egală cu  $C_{AA'} = \sum_{i \in A} \sum_{j \in A'} c_{ij}$ . Proporția acestei tăieturi este definită prin raportul

$$R_{AA'} = \frac{C_{AA'}}{|A| \times |A'|} \quad (3.17)$$

unde  $|A|$  și  $|A'|$  reprezintă cardinalitatea subseturilor  $A$  și  $A'$ . Această metrică a fost propusă de Wei și Cheng [175] și s-a dovedit o funcție obiectiv de succes pentru numeroase aplicații. Numărătorul reprezintă criteriul de tăietură minimă, în timp ce numitorul favorizează o partiție echilibrată, deoarece  $|A| \times |A'|$  este maxim atunci când  $|A| = |A'|$ . Tăietura proporțională este tăietura care generează proporția minimă  $R_{AA'}$  dintre toate tăieturile circuitului, deci  $\min_A (C_{AA'} / |A| \times |A'|)$  ( $A \subset V$  și  $A \neq \emptyset$ ,  $A' \neq \emptyset$ ).

Wei și Cheng [175] au elaborat o euristică rapidă, care se bazează pe algoritmul Fiduccia-Mattheyses [76], datorită eficienței acestuia. Algoritmul pentru tăietura proporțională constă din trei faze principale: 1) inițializare, 2) deplasare iterativă, și 3) interschimbarea grupurilor.

### 3.4.6 Partiționarea cu performanțe stabile

Performanțele algoritmului Kernighan-Lin s-au dovedit a fi foarte dependente de alegerea partiției inițiale, iar rezultatele finale variază în mod semnificativ ca o consecință a diferitelor partiții de început [50]. Pentru a se evita blocarea în minime locale, este necesar un număr mare de rulări ale algoritmului asupra unor partiții inițiale generate aleator, proces care necesită un timp ridicat. În plus, probabilitatea de a găsi

soluția optimă într-o singură încercare scade exponențial pe măsură ce dimensiunea circuitului crește.

Cheng și Wei [50] ajung la concluzia că o tehnică de grupare de sus în jos este esențială pentru o partiționare eficientă. Pentru a reduce dimensiunea circuitelor, se utilizează o tehnică de partiționare recursivă de sus în jos, și se divide întregul circuit în grupuri mici, puternic conectate. Astfel, grupurile generate la fiecare partiționare se reduc ca dimensiune. Ultimul pas constă în rearanjarea grupurilor în două subseturi care respectă restricția de dimensiune. Deoarece numărul grupurilor este relativ mic comparativ cu numărul modulelor circuitului, se pot efectua numeroase încercări ale operației de rearanjare.

Circuitul este divizat mai întâi în grupuri mici, prin execuția recursivă a algoritmului de tăietură proporțională. Fiecare grup va conține un număr diferit de module de dimensiuni diferite. Aceste grupuri sunt rearanjate apoi în două subseturi, respectându-se restricțiile de dimensiune. Se aplică apoi algoritmul Fiduccia-Mattheyses circuitului contractat, în mod repetat, pentru a se obține rezultate bune. În final, se execută din nou algoritmul Fiduccia-Mattheyses asupra circuitului original expandat.

### 3.4.7 Partiționarea prin metode spectrale

O clasă importantă de tehnici de partiționare este reprezentată de metodele "spectrale", care utilizează valori proprii și vectori proprii ale matricilor obținute din graful circuitului. Un circuit poate fi reprezentat ca un graf nedirecționat  $G = (V, E)$  cu  $|V| = n$  vârfuri  $v_1, \dots, v_n$ .  $G$  se poate reprezenta printr-o *matrice de adiacență* de  $n \times n$  elemente  $A = A(G)$ , unde  $A_{ij} = 1$  dacă  $(v_i, v_j) \in E$  și  $A_{ij} = 0$  în caz contrar. Dacă  $G$  are muchii ponderate,  $A_{ij}$  este egal cu ponderea muchiei  $(v_i, v_j) \in E$ , și prin convenție  $A_{ij} = 0$  pentru orice  $i = 1, \dots, n$ . Dacă se notează cu  $d(v_i)$  gradul vârfului  $v_i$  (suma ponderilor tuturor muchiilor incidente lui  $v_i$ ), se obține *matricea de grad*, notată cu  $D$ , care este o matrice diagonală definită prin  $D_{ij} = d(v_i)$ . Valorile proprii și vectorii proprii ale unor asemenea matrici sunt studiate de un subdomeniu al teoriei grafurilor care se ocupă de spectrele grafurilor.

Hagen și Kahng au arătat în [86] legătura teoretică existentă între spectrele grafurilor și tăieturile proporționale optime. În teoria dezvoltată se utilizează vectori proprii ale matricii  $Q = D - A$ , numită Laplacian al lui  $G$ , unde  $D$  și  $A$  sunt definite mai sus, matrice care a fost utilizată și de către Hall [87]. Boppana, Donath și Hoffman, ca și alți autori, utilizează matrici diferite derivate din graful circuitului, dar se bazează pe proprietăți matematice similare pentru a elabora formulări bazate pe valori proprii și a defini relația existentă cu partiționarea.

Un număr de autori au arătat faptul că găsirea grupurilor naturale din cadrul circuitelor este utilă pentru mai multe aplicații, de exemplu: a) partiționarea cu căi multiple, în special atunci când dimensiunile partițiilor nu sunt cunoscute dinainte; b) amplasarea constructivă a modulelor; c) situațiile în care dimensiunea circuitului este foarte mare și trebuie utilizată gruparea pentru a reduce dimensiunea intrării asupra căreia se aplică partiționarea. Aceste grupuri pot fi găsite în mod eficient prin utilizarea metodei spectrale, deoarece al doilea vector propriu  $x$  conține atât informații de partiționare, cât și de grupare. Hagen și Kahng au arătat că o interpretare directă a celui de-al doilea vector propriu sortat poate identifica imediat grupurile naturale din cadrul grafului. Rezultatele obținute sunt foarte bune mai ales pentru circuite de dimensiuni mari.

### 3.4.8 Partiționarea pe baza rețelelor de flux

Teorema fluxului maxim și tăieturii minime (Ford și Fulkerson) pentru rețele este o importantă tehnică combinatorică de optimizare. Aceasta are numeroase aplicații în proiectarea circuitelor VLSI, ca de exemplu plasarea liniară sau maparea

tehnologică pentru circuitele FPGA. Tehnica fluxului maxim și tăieturii minime este o metodă naturală de aflare a tăieturii minime într-un graf.

Yang și Wong [180] au propus o metodă pentru modelarea exactă a unei liste de conexiuni (sau, în mod echivalent, a unui hipergraf) printr-o rețea de flux, și o euristică de bipartiționare echilibrată bazată pe utilizarea repetată a tehnicii fluxului maxim și tăieturii minime. Aceștia utilizează o noțiune de *bipartiție  $r$ -echilibrată*, care este o bipartiție astfel încât o componentă are o pondere care este o fracțiune  $r$  a ponderii totale  $W$ . În cazul special când  $r = \frac{1}{2}$ , o bipartiție  $r$ -echilibrată este o bipartiție echilibrată. Deoarece în practică nu este necesară impunerea strictă a criteriului de  $r$ -echilibrare, se poate introduce un factor de deviere  $\varepsilon$  pentru a permite devierea ponderii unei componente de la  $(1 - \varepsilon) rW$  la  $(1 + \varepsilon) rW$ .

### 3.4.9 Multipartiționarea

Multipartiționarea sau partiționarea cu căi multiple este o extensie importantă a bipartiționării deoarece asigură un model natural și de acuratețe mai mare pentru numeroase aplicații de partiționare. Acest tip de partiționare a fost abordat prin diferite metode: prin călire simulată [105], prin utilizarea vectorilor proprii ale matricilor provenite din lista de conexiuni a circuitului [39], [86], [87], sau prin migrarea grupurilor [105], [155]. Acestea din urmă se concentrează asupra evaluării mutărilor care determină îmbunătățirea maximă a partiției curente.

Yeh *et al.* [183] au propus un algoritm de partiționare cu îmbunătățire iterativă care utilizează un nou model pentru procesul de mutare. În plus, algoritmul poate utiliza diferite funcții obiectiv cu aplicații în proiectarea circuitelor VLSI.

Un sistem este reprezentat printr-un hipergraf  $H(V, E)$ , unde  $V = \{v_i \mid i = 1, 2, \dots, n\}$  este setul nodurilor și  $E = \{e_u \mid u = 1, 2, \dots, m\}$  este setul conexiunilor. Fiecare conexiune  $e_u$  este un subset al lui  $V$  cu cardinalitatea  $|e_u| \geq 2$ . Fiecare nod  $v_i$  are dimensiunea  $s(v_i)$ .  $S(V) = \sum_{v_i \in E} s(V_i)$  reprezintă dimensiunea hipergrafului  $H$ . O partiționare cu  $k$  căi asignează nodurile lui  $V$  în  $k$  partiții, cu fiecare partiție  $b$  conținând un subset nevid  $V_b$  al lui  $V$ . Se definește *acoperire* a unei conexiuni  $e$  ca fiind 0 dacă  $e$  aparține unei singure partiții, și  $f$  dacă  $e$  conectează  $f$  partiții, cu  $f \geq 2$ .

Euristica de partiționare cu căi multiple propusă de Yeh *et al.* se numește algoritmul *Primal-Dual* (PD). Algoritmul constă din trei faze: 1) partiționare recursivă prin tăietura proporțională pentru formarea grupurilor; 2) iterație *Primal-Dual* asupra sistemului grupat; 3) iterație *Primal-Dual* asupra sistemului original.

### 3.4.10 Partiționarea prin metode probabilistice

Cele mai multe metode de partiționare prin îmbunătățire iterativă calculează câștigurile datorate mutării nodurilor pe baza informațiilor locale din lista de conexiuni care urmăresc îmbunătățirea imediată a tăieturii. Krishnamurthy [105] a sugerat o metodă de calcul a câștigurilor pe baza unor informații mai globale, obținându-se partiții de calitate mai bună. Necesarul de memorie al acestui algoritm este foarte ridicat. Niciuna din aceste metode nu poate însă prevedea cu acuratețe starea viitoare a unei conexiuni.

Dutt și Deng [69], [70] au propus o metodă pe baze probabilistice pentru calculul câștigurilor, care poate determina implicațiile globale și viitoare ale mutării unui nod în orice etapă a procesului de partiționare. Fiecărui nod  $u$  i se asociază o probabilitate  $p(M(u))$  (prescurtată ca  $p(u)$ ) a evenimentului  $M(u)$  ca  $u$  să fie mutat efectiv în celălalt subset în pasul curent al procesului de partiționare. Din această probabilitate se calculează câștigurile probabilistice (sau potențiale)  $g(u)$  ale nodurilor, ceea ce

furnizează o indicație corectă a beneficiului care se obține în urma mutării acestora în celălalt subset.

După ce s-au determinat probabilitățile inițiale, se calculează câștigurile probabilistice ale nodurilor. Din aceste câștiguri, se recalculază probabilitățile nodurilor, și din acestea se obțin câștiguri mai exacte ale nodurilor. Acest proces se repetă pentru un număr de iterații. După terminarea acestui proces inițial, nodurile cu câștigurile cele mai mari sunt mutate între cele două subseturi, ca și în cazul altor metode iterative. După fiecare mutare, se actualizează câștigurile și probabilitățile nodurilor. De asemenea, la fiecare mutare se calculează câștigul imediat obținut. La sfârșitul etapei curente, se efectuează în mod efectiv mutările până în punctul în care se obține un câștig imediat maxim.

### 3.5 Partiționarea pentru circuitele FPGA

Atunci când dimensiunea circuitului proiectat este prea mare pentru a fi configurat într-un singur circuit FPGA, circuitul trebuie partiționat în subcircuite. Partiționarea circuitelor FPGA multiple trebuie să satisfacă restricții suplimentare asupra dimensiunii subcircuitelor și a numărului terminalelor de I/E. Pentru a ține cont de restricțiile suplimentare, au fost publicat un număr de algoritmi de partiționare pentru circuitele FPGA [40], [89], [101], [176].

#### 3.5.1 Partiționarea ierarhică pentru circuite FPGA multiple

Fie un circuit cu  $n$  noduri (sau blocuri CLB) și fie  $V$  setul nodurilor, iar  $E$  setul conexiunilor, unde o conexiune  $e \in E$  cuprinde două sau mai multe elemente din  $V$ . Problema de partiționare pentru circuite FPGA multiple poate fi definită formal după cum urmează. Fiind dat un hipergraf  $H(V, E)$ , o funcție de cost  $f$  și un set de  $l$  circuite FPGA cu restricțiile de dimensiune și de pini  $S_1, \dots, S_l$ , respectiv  $P_1, \dots, P_l$ , trebuie să se găsească o mapare  $\sigma: V \rightarrow \{1, 2, \dots, l\}$  astfel încât

- i.  $a_i \leq S_i$  pentru fiecare  $i = 1, 2, \dots, l$ , unde  $a_i = \{|\{v \mid \sigma(v) = i, v \in V\}|\}$ . De notat că dimensiunea fiecărui nod (CLB) este 1.
- ii.  $b_i \leq P_i$  pentru fiecare  $i = 1, 2, \dots, l$ , unde  $b_i$  este numărul de conexiuni dintre un nod din subcircuitul  $i$  și un alt nod din subcircuitul  $j \neq i$ .
- iii. Funcția de cost  $f$  este minimizată.

Kim și Shin [101] au elaborat un algoritm de partiționare în care funcția de cost include atât dimensiunea tăieturii, cât și întârzierea introdusă de conexiune. Sunt estimate întârzierile pe căile critice, și se ține cont de acestea în timpul grupării și partiționării. Cea mai bună cale de a minimiza întârzierile pe o cale critică este de a se plasa toate nodurile căii respective în același circuit. De aceea, se pot grupa mai multe elemente apropiate conectate, grupul respectiv fiind considerat ca un obiect în timpul primei faze a partiționării. Măsura de apropiere dintre două elemente (noduri) conectate este reprezentată de o pondere a unei muchii.

Metoda de partiționare încearcă să minimizeze costul, satisfăcând în același timp restricțiile asupra numărului de terminale de I/E și asupra dimensiunii circuitelor. Algoritmul de partiționare constă din două faze. În prima fază, cea de partiționare inițială, se execută o partiționare ierarhică bazată pe grupare, care este modificată din [156]. Funcția obiectiv a primei faze este suma ponderată a dimensiunii tăieturii și a întârzierii maxime. Pentru a elimina dependența de partiția inițială, se partiționează grupurile de  $M$  ori pornind de la partiția inițială generată aleator, și apoi se alege rezultatul cel mai bun. Acest rezultat este expandat și optimizat din nou pentru a finaliza faza de partiționare inițială. În faza a doua, cea de îmbunătățire a partiției, se îmbunătă-

tănește partiția obținută în prima fază pentru a satisface toate restricțiile datorate circuitelor FPGA date.

### 3.5.2 Partiționarea pentru circuite FPGA cu structuri de tip PLA

Maparea unor ecuații booleene într-un număr minim de circuite este o sarcină dificilă. O parte a acestei probleme o reprezintă partiționarea logicii în numărul minim de structuri PLA (*Programmable Logic Array*) de dimensiune fixă. Există un număr mic de lucrări legate de partiționarea logicii pentru arhitecturi de tip PLA. Hasan *et al.* [89] au elaborat o metodă pentru multipartiționarea unei funcții logice cu ieșiri multiple într-un număr minim de subfuncții pentru maparea în structuri PLA de dimensiune fixă sau blocuri funcționale ale unui circuit FPGA.

Fiind dat un set de ecuații booleene, problema este de a le partiționa într-un număr minim de grupuri, astfel încât fiecare din acestea să poată fi implementat într-un bloc funcțional al circuitului. Obiectivul este de a se minimiza numărul de blocuri funcționale utilizate de mapare. Fiecărei funcții de ieșire  $i$  se asociază un cost, reprezentând restricțiile pe care le impune pentru algoritmul de partiționare. Restricțiile pentru blocurile funcționale sunt numărul limitat de intrări și termeni produs partajați de o ieșire. Costul se exprimă ca o combinație ponderată a acestor restricții.

Se începe prin efectuarea unei partiționări de tip greedy cu restricții relaxate, pentru a se obține blocurile partiției inițiale. Restricțiile fiind relaxate, este posibil ca  $O_i > O_m$  și  $P_i > P_m$ , unde  $O_i$  și  $P_i$  sunt parametri care definesc dimensiunea blocului funcțional. Inițial se alege un număr mai mare de ieșiri decât cel maxim implementabil, și se minimizează acel grup de ieșiri. Se aleg apoi  $O_m$  ieșiri din grupul minimizat. Blocurile partiției inițiale conțin un număr mai mare de termeni produs partajați. Se așteaptă ca numărul termenilor produs partajați să scadă în timpul procedurii de minimizare.

După procedura de partiționare de tip greedy se execută o procedură de rafinare. Aceasta are următorii parametri de intrare:  $O$ ,  $I$ ,  $P$ , și un bloc valid de ieșiri. Un bloc valid de ieșiri este cel care poate fi implementat într-un bloc funcțional al circuitului. Procedura se termină dacă există numărul maxim de ieșiri permise în bloc sau dacă s-a încercat eliminarea tuturor ieșirilor cu excepția celei mai costisitoare.

## 3.6 Metode neconvenționale de partiționare

### 3.6.1 Partiționarea prin evoluție stohastică

Metodologia de evoluție stohastică (*Stochastic Evolution - SE*) utilizează analogia dintre tehnicile de îmbunătățire iterativă și evoluția biologică, executând pași selecțivi în mod arbitrar. În evoluția biologică, speciile elimină unele din caracteristicile nedorite ale vechii generații pe măsură ce ele evoluează de la o generație la alta. În acest proces, fiecare membru al speciei decide să rețină caracteristicile sale în mediul curent sau să le modifice. Atunci când se utilizează această metodă, soluția curentă a problemei de optimizare este considerată ca fiind generația curentă. Caracteristicile nedorite al soluției curente sunt identificate și eliminate pentru a genera o soluție mai bună.

Algoritmii *SE* aparțin clasei euristiciilor adaptive, ca și călirea simulată. Un algoritm adaptiv utilizează un set de parametri de control care sunt modificați fie de utilizator, fie de algoritmul însuși. Astfel, algoritmul se adaptează problemei particulare. Adaptarea parametrilor afectează calitatea soluției rezultate. Pentru a se utiliza evoluția stohastică, trebuie definită o funcție de cost care măsoară calitatea soluției. Spre deosebire de călirea simulată, funcția de cost în cazul evoluției stohastice poate fi sub

forma unui vector, și se poate utiliza o relație de ordonare pentru a se compara diferenții vectori de cost.

Parametrii de intrare ai unui algoritm *SE* constau dintr-o soluție inițială  $S_0$ , o valoare inițială a parametrului de control  $p_0$ , și un parametru  $R$  care controlează numărul de iterații. De fiecare dată când se găsește o soluție cu un cost mai mic decât soluția curentă cea mai bună, algoritmul decrementează contorul prin  $R$ , recompensându-se astfel prin creșterea numărului de iterații.

### 3.6.2 Partiționarea prin automate de învățare

Automatele de învățare au fost utilizate pentru modelarea sistemelor biologice de învățare și de asemenea pentru procesul de învățare a acțiunii optime pe care o oferă un mediu aleator. Învățarea este realizată prin interacțiunea cu mediul și prelucrarea răspunsurilor sale la acțiunile care au fost alese.

Procesul de învățare al unui automat poate fi descris astfel: Automatului  $i$  se oferă un set de acțiuni de către mediul cu care acesta interacționează, și este constrâns să aleagă una din aceste acțiuni. Atunci când este aleasă o acțiune, automatul este fie recompensat, fie penalizat de către mediu, cu o anumită probabilitate. Automatul va învăța alegerea acțiunii optime, care este acțiunea cu probabilitatea minimă de penalizare. În final, automatul va alege această acțiune mai frecvent decât alte acțiuni.

#### 3.6.2.1 Automate de învățare și partiționarea obiectelor

Automatele stohastice de învățare pot fi clasificate în două categorii principale:

- 1) Automate stohastice cu structură fixă
- 2) Automate a căror structură evoluează în timp

Un automat stohastic cu structură fixă (*ASSF*) este un cvintuplu  $(\alpha, \Phi, \beta, F, G)$ , unde:  $\alpha = \{\alpha_1, \dots, \alpha_R\}$  este setul acțiunilor din care automatul trebuie să aleagă,  $\Phi = \{\phi_1, \dots, \phi_S\}$  este setul stărilor automatului,  $\beta = \{0, 1\}$  este setul intrărilor,  $F: \Phi \times \beta \rightarrow \Phi$  este maparea de tranziție, care definește tranziția stării automatului la recepționarea unei intrări, iar  $G: \Phi \rightarrow \alpha$  este maparea de ieșire, care determină acțiunea executată de automat dacă acesta este în starea  $\phi_i$ .

Acțiunea selectată servește ca intrare pentru mediu, care la rândul său transmite un răspuns stohastic  $\beta(n)$  la momentul  $n$ .  $\beta(n)$  este un element din  $\beta = \{0, 1\}$  și este răspunsul de reacție al mediului pentru automat. Mediul penalizează ( $\beta(n) = 1$ ) automatul cu penalizarea  $c_i$ , care este dependentă de acțiune. Pe baza răspunsului  $\beta(n)$ , starea  $\phi(n)$  a automatului este actualizată și este aleasă o nouă acțiune la momentul  $n+1$ .

Problema de partiționare a grafurilor poate fi rezolvată în mai multe moduri, considerând această problemă ca una de căutare sau de exersare bazată pe parametri. Oommen și St. Croix [129] au propus o metodă în care problema de partiționare a grafurilor este rezolvată prin considerarea acesteia ca o problemă de partiționare a obiectelor. În acest caz, scopul este de a modela problema astfel încât să se determine nodurile din  $V$  care se potrivesc cu alte noduri cu proprietăți similare. Se încearcă deci impunerea unei măsuri inteligente de similaritate pentru noduri, astfel încât nodurile similare să se grupeze. Această măsură de similaritate este legată de apartenența sau nu a nodurilor la partiția optimă.

O altă soluție a acestei probleme o reprezintă *automatul pentru migrarea obiectelor* (*AMO*), propus de Oommen și Ma [130]. Acest automat modifică stările tuturor celor  $W$  obiecte, spre deosebire de automatul tradițional la care obiectele sunt trecute dintr-o stare în alta. Deci, atunci când acest automat este utilizat pentru rezolvarea problemei de echipartiționare, o soluție nu este definită prin starea curentă a *AMO*, ci



prin întreaga structură a automatului. Funcția de mapare care definește tranziția automatului dintr-o stare în alta specifică mutarea a două sau trei obiecte în cadrul acestei structuri. La o interogare  $\langle A_i, A_j \rangle$ , dacă  $A_i$  și  $A_j$  fac parte din aceeași clasă, ambele sunt recompensate și sunt mutate cu un pas către starea cea mai interioară asociată cu acea clasă. Dacă  $A_i$  și  $A_j$  fac parte din clase diferite, ele sunt mutate cu un pas către stările care sunt învecinate cu stările din alte clase, și atunci când unul din obiecte se află într-una din aceste stări limită, va migra spre starea corespunzătoare la o altă acțiune.

### 3.6.2.2 Automat de învățare pentru partiționarea grafurilor

Automatul de învățare pentru partiționarea grafurilor (APG) are ca intrări setul de noduri  $V = \{v_1, \dots, v_{2N}\}$  care trebuie partiționat în două subpartiții de dimensiuni egale,  $V_1$  și  $V_2$ , și setul de ponderi ale muchiilor. APG poate fi generalizat pentru cazul partiționării setului de noduri  $V$  în  $k$  subpartiții prin proiectarea acestuia astfel încât să dispună de  $k$  acțiuni. În continuare se presupune că automatul trebuie să rezolve această ultimă problemă de echipartiționare a setului  $V$  în  $k$  subseturi.

În timpul procesului de învățare scopul este de a se colecta noduri similare ale grafului în aceeași subpartiție. Principiul utilizat pentru cuantificarea acestei similarități este analog cu cel utilizat de Kernighan și Lin. Se consideră că două noduri sunt similare dacă ele sunt puternic conectate, și deci costul muchiei acestora este redus. Explicite, se consideră că nodurile sunt puternic conectate dacă muchia corespunzătoare lor are un cost care este de  $(1 + \rho)$  ori costul mediu al muchiilor pentru întregul graf, unde  $\rho$  este un parametru specificat de utilizator. Similar, nodurile sunt slab conectate dacă muchia lor are un cost care este de  $(1 - \rho)$  ori costul mediu al muchiilor [129].

Diferitele stări din cadrul unei subpartiții date cuantifică măsura de certitudine pe care o are sistemul pentru un nod dat aparținând subpartiției respective. La început toate nodurile sunt plasate în subpartiții alese în mod aleator, în starea limită (de *Certitudine\_Minimă*) a acestor subpartiții, indicând faptul că sistemul este nesigur de plasarea corectă a nodurilor. Pe măsura procesului de învățare, nodurile similare ale grafului vor fi recompensate pentru apartenența lor la aceeași subpartiție, și vor migra către starea cea mai interioară a subpartiției (de *Certitudine\_Maximă*), indicând faptul că sistemul este mai sigur de plasarea nodurilor în subpartițiile corecte. În același timp, alte noduri vor fi penalizate și vor fi mutate fie spre starea lor limită, fie în altă subpartiție, indicând ambiguitatea sistemului în privința asocierii lor cu subpartiția curentă.

Inițial, automatul are o fază de preprocesare în care se evaluează costul mediu al muchiilor. Urmează apoi bucla principală de învățare a algoritmului. Muchiile sunt procesate în mod repetat, într-o ordine aleatoare. La procesarea unei muchii  $e_{ij}$ , dacă  $v_i$  și  $v_j$  sunt similare și aparțin aceleiași subpartiții, nodurile  $v_i$  și  $v_j$  sunt recompensate. Acest mod de recompensare se numește *Recompensare\_Noduri\_Similare*. Dacă ele sunt asignate însă unor subpartiții diferite, automatul este penalizat. Acest mod de penalizare se numește *Penalizare\_Noduri\_Similare*.

Dacă  $v_i$  și  $v_j$  sunt nesimilare și aparțin unor subpartiții diferite, automatul (și, în particular, nodurile  $v_i$  și  $v_j$ ) sunt recompensate. Acest mod de recompensare se numește *Recompensare\_Noduri\_Nesimilare*. Dacă însă nodurile sunt asignate aceleiași subpartiții, automatul este penalizat. Prin analogie cu cele de sus, acest mod de penalizare se numește *Penalizare\_Noduri\_Nesimilare*. Ciclul continuă apoi cu următoarea iterație, unde fazele de recompensare și penalizare se repetă.

### 3.7 Algoritmi de partiționare propuși pentru circuite FPGA cu resurse limitate de rutare

#### 3.7.1 Algoritm de partiționare cu echilibrarea numărului de conexiuni

Pentru a elabora o procedură eficientă de partiționare, este necesară o metrică pentru a măsura congestia canalelor de rutare. Un indicator al acestei congestii este dimensiunea tăieturii, deci numărul de conexiuni intersectate de o linie de tăietură din circuit. Această dimensiune reprezintă o limită inferioară a numărului de piste necesare pentru rutarea completă a circuitului.

O linie de tăietură care trece printr-o zonă cu un număr mare de conexiuni are de obicei o dimensiune mare a tăieturii. Dacă dimensiunea maximă a tăieturii scade, posibilitatea existenței unor zone congestionate din punct de vedere al conexiunilor scade în mod corespunzător. De aceea, este de dorit minimizarea dimensiunii maxime a tăieturii. Suma dimensiunii tăieturilor pentru toate liniile de tăietură orizontale și verticale indică lungimea totală a conexiunilor atunci când această lungime pentru o conexiune cu terminale multiple este estimată prin metoda semi-perimetrului.

Algoritmii de plasare bazei pe partiționarea de tip Kernighan-Lin execută în mod recursiv bipartiționarea grafului (sau hiper-grafului) care reprezintă circuitul, până când graful este suficient de simplu pentru a fi plasat într-o celulă a circuitului. În cazul acestor algoritmi, singura metrică în cadrul funcției de cost minimizează este dimensiunea tăieturii. De aceea, se poate obține o partiție cu o dimensiune redusă a tăieturii, în care una din porțiuni conține un număr mare de conexiuni, în timp ce numărul conexiunilor din a doua porțiune este redus. Se propune un algoritm de bipartiționare care ține cont nu numai de dimensiunile celor două porțiuni, ci și de distribuția interconexiunilor din cadrul celor două porțiuni.

Conexiunile cu terminale multiple se consideră reprezentate printr-un hipergraf. În general, pentru a conecta  $k$  terminale, sunt necesare  $\max\{k-1, 0\}$  căi de conectare. Se definește *dezechilibrul* unei conexiuni ca fiind diferența dintre numărul căilor de interconectare necesare pentru conectarea terminalelor din porțiunea din stânga și numărul căilor de interconectare necesare pentru conectarea terminalelor din porțiunea din dreapta. Dezechilibrul unei bipartiții este definit ca suma valorilor de dezechilibru pentru toate conexiunile. Valoarea absolută a dezechilibrului unei bipartiții indică diferența dintre numărul căilor de conectare necesare în porțiunea din stânga și același număr din porțiunea din dreapta.

Se utilizează o funcție de cost care ține cont atât de dimensiunea tăieturii, cât și de distribuția numărului de conexiuni în cadrul unei partiții

#### 3.7.2 Algoritm genetic pentru partiționare cu echilibrarea numărului de conexiuni

Fie un graf  $G = (V, E)$  caracterizat printr-un set de  $n$  noduri  $V$  și un set de  $e$  muchii  $E$ . Algoritmul genetic pentru partiționare poate fi descris pe scurt astfel. Se pornește de la o populație inițială de partiții. În fiecare generație, se obțin partiții următoarele printr-un proces de încrucișare între două partiții părinte, cu o rată specifică de încrucișare. Se utilizează de asemenea un proces de mutație pentru a schimba compoziția structurală a unui număr redus de partiții din populație. Din partițiile inițiale și din cele generate prin încrucișare este selectat un set de partiții care va constitui populația generației următoare. Acest proces este continuat pe parcursul mai multor generații. În final, partiția cea mai bună din cadrul populației este aleasă ca soluție a problemei de partiționare.

Fiecare soluție a problemei este reprezentată printr-un cromozom, care este un șir binar. Un cromozom corespunde deci unei biseccii a grafului. Numărul de gene ale unui cromozom este egal cu  $n$ , numărul de vârfuri ale grafului. O genă are valoarea 0 dacă vârful corespunzător se află în partea stângă a bisecciei, și are valoarea 1 dacă vârful se află în partea dreaptă a bisecciei.

Pentru *inițializare*, algoritmul crează în mod aleator  $N_p$  soluții, unde  $N_p$  este dimensiunea populației. Presupunând că numărul de vârfuri ale grafului este par, singura restricție asupra unui cromozom este că acesta trebuie să conțină un număr egal de valori 0 și 1.

Fiecărei soluții din cadrul populației  $i$  se asignează o valoare de viabilitate calculată din dimensiunea tăieturii. Valoarea viabilității  $F_i$  a soluției  $i$  se calculează astfel:

$$F_i = 1 / (Dim\_tăietură + PONDERE \times Dezechilibru) \quad (3.48)$$

unde  $Dim\_tăietură$  este dimensiunea tăieturii soluției,  $PONDERE$  este o constantă, iar  $Dezechilibru$  este diferența între numărul de conexiuni din porțiunea din stânga a partiției și numărul de conexiuni din porțiunea din dreapta a partiției. Un cromozom este selectat ca un părinte cu o probabilitate care este proporțională cu valoarea sa de viabilitate.

Un *operator de încrucișare* crează un nou cromozom urmaș prin combinarea unor părți ale celor doi cromozomi părinte. Cel mai simplu operator de încrucișare selectează în mod aleator un punct de tăietură, care este același pentru ambii cromozomi părinte. Acest punct divide cromozomul în două părți, partea stângă și partea dreaptă. Partea stângă a părintelui 1 și partea dreaptă a părintelui 2 sunt copiate în aceleași poziții ale cromozomului urmaș. Fie acesta urmașul 1.

Algoritmul propus utilizează și un alt operator de încrucișare, care este același cu cel descris, cu excepția faptului că se copiază valorile complementare ale părții drepte a părintelui 2, în timp ce partea stângă a părintelui 1 este copiată nemodificat. Fie acesta urmașul 2. Algoritmul selectează cel mai bun dintre cei doi urmași. Motivul pentru utilizarea a doi operatori de încrucișare este următorul. Dacă doi cromozomi sunt exact (sau aproape exact) complementul unuia față de celălalt, aceștia reprezintă aceeași biseccie. În acest caz, primul operator va crea o inconsistență într-un cromozom urmaș, și în consecință acest cromozom va avea o calitate redusă.

*Operatorul de mutație* utilizat funcționează astfel: sunt selectate în mod aleator  $m$  poziții în cadrul cromozomului, și valorile lor sunt inversate. Valoarea lui  $m$  este un întreg în intervalul  $[0, n/10]$ . După operațiile de încrucișare și mutație, un urmaș poate avea un număr diferit de valori 0 și 1. Algoritmul calculează diferența dintre numărul valorilor de 1 și 0. Apoi selectează un punct aleator din cromozom și modifică numărul necesar de valori de 1 în 0 (sau 0 în 1) începând din acel punct spre dreapta (continuând de la stânga dacă este necesar).

După generarea unui nou urmaș, algoritmul înlocuiește un membru al populației cu acest urmaș. Calitatea soluțiilor depinde în mare măsură de *metoda de înlocuire*. Trebuie aleasă o metodă de înlocuire care generează soluții de calitate într-un timp rezonabil. În algoritmul de partiționare propus, se combină metoda de înlocuire din [32] cu cea de tip *Genitor*. Se încearcă mai întâi înlocuirea părintelui cel mai similar, pe baza distanței Hamming; dacă urmașul este de calitate mai slabă decât ambii părinți, se înlocuiește membrul cel mai inferior calitativ al populației. Scopul este de a se menține diversitatea populației, fără a se crește în mod semnificativ timpul consumat inutil. Rezultatele obținute prin această metodă combinată sunt superioare celor obținute prin metoda de tip *Genitor*.

*Criteriul de terminare* pentru un mare număr de algoritmi genetici este execuția pentru un număr fix de generații. Un criteriu mai avantajos este terminarea algoritmului atunci când diversitatea populației scade sub un anumit prag. Algoritmul se termină atunci când 80% a populației este ocupată cu soluții de aceeași calitate. Numărul maxim de iterații este limitat la 2000.

### 3.7.3 Rezultate experimentale

Algoritmul de partiționare propus pentru echilibrarea numărului de conexiuni a fost implementat în limbajul C. Experimentele au fost efectuate pe un calculator IBM PC cu un procesor Pentium de 133 MHz, sub sistemul de operare Windows NT Version 4.0. S-a utilizat un număr de nouă circuite de test din cadrul setului de circuite al centrului MCNC (*Microelectronics Center of North Carolina*). Lista de conexiuni a circuitelor de test a fost convertită din formatul EDIF (*Electronic Design Interchange Format*) în formatul listei de conexiuni utilizate de programul de partiționare. Algoritmul de partiționare a fost aplicat asupra listelor de conexiuni obținute astfel.

În cadrul experimentelor efectuate s-a urmărit care este valoarea tăieturii obținute în urma bipartiționării fiecărui circuit în două cazuri: atunci când nu se urmărește echilibrarea numărului de conexiuni din cele două partiții, și atunci când se realizează și echilibrarea numărului de conexiuni. În primul caz se obține o anumită creștere a dimensiunii tăieturii față de cazul al doilea, ceea ce este explicabil, deoarece în primul caz singura metrică utilizată este cea care indică dimensiunea tăieturii.

În cazul bipartiționării, această dimensiune este cea a tăieturii din centrul circuitului. Pentru a măsura dimensiunea tăieturii și în alte zone ale circuitului, algoritmul de bipartiționare a fost aplicat recursiv până la obținerea unor zone care conțin o singură celulă, urmărindu-se care este suma tăieturilor în cele două cazuri. S-a observat că pentru șase din cele opt circuite utilizate pentru experimentări s-a obținut o reducere a sumei tăieturilor, pe lângă echilibrarea numărului de conexiuni. Reducerea medie pentru circuitele de test utilizate este de 8.5 %.

Algoritmul genetic pentru partiționare a fost comparat cu un algoritm de partiționare prin metoda călirii simulate. Experimentele au arătat că timpul de execuție al algoritmului genetic este mai redus, rezultatele obținute fiind comparabile cu cele obținute prin metoda călirii simulate.

## 3.8 Concluzii

În acest capitol a fost prezentată o problemă importantă care apare în cadrul proiectării fizice, și anume partiționarea circuitelor. Această problemă a fost prezentată atât ca o etapă de proiectare pentru divizarea unui sistem în mai multe părți care pot fi implementate prin componente separate, cât și ca o metodă algoritmică pentru rezolvarea problemelor complexe de optimizare care apar în sinteza logică sau în proiectarea fizică a circuitelor VLSI în general și FPGA în particular.

Problema de bipartiționare în care cele două partiții au dimensiuni egale a fost examinată mai detaliat, datorită importanței sale practice. Această partiționare este utilizată în cadrul procedurii de plasare pe baza tăieturii minime. Algoritmul Kernighan-Lin este unul din cele mai utilizate pentru rezolvarea problemei de bipartiționare. Este un algoritm cu îmbunătățire iterativă, care poate fi extins și pentru rezolvarea unor probleme mai generale de partiționare. O extindere a algoritmului Kernighan-Lin și o implementare mai eficientă a acestuia a fost realizată de Fiduccia și Mattheyses, euristica acestora luând în considerare atât conexiunile multiple, cât și dimensiunile elementelor de circuit.

Călirea simulată este o metodă stohastică de îmbunătățire iterativă utilizată pentru rezolvarea diferitelor probleme de optimizare, inclusiv pentru cea de partiționare. Prin metoda de călire simulată se obțin anumite avantaje în privința calității soluției, dar timpul de calcul consumat poate fi foarte ridicat. Partiționarea prin metoda tăieturii proporționale se bazează pe o metrică propusă de Wei și Cheng. Cheng și Wei au propus o metodă de bipartiționare cu performanțe stabile, care nu necesită generarea unui mare număr de configurații inițiale. Metodele spectrale utilizează vectorii proprii și valorii proprii ale matricii de adiacență a grafului care descrie circuitul.

Metodele bazate pe fluxul în rețele utilizează fluxul direcționat al semnalelor pentru îmbunătățirea performanțelor sistemului.

A fost descrisă de asemenea o metodă probabilistică de partiționare, care poate determina implicațiile viitoare ale mutării unui nod în orice etapă a procesului de partiționare. Au fost descrise și unele metode neconvenționale de partiționare: partiționarea prin evoluție stohastică și cea prin automate de învățare. Metoda de evoluție stohastică descrisă presupune că nodurile circuitului au dimensiuni diferite. Automatul de învățare descris este numit automat pentru migrarea obiectelor. Acest automat modifică stările tuturor obiectelor, spre deosebire de automatul tradițional la care obiectele sunt trecute dintr-o stare în alta.

În cadrul capitolului s-au propus doi algoritmi de bipartiționare pentru circuitele FPGA cu resurse limitate de rutare. Primul algoritm se bazează pe metoda tăieturii minime, și urmărește echilibrarea numărului de conexiuni din cadrul partițiilor, minimizând în același timp lungimea totală a interconexiunilor. A fost propusă o metrică mai adecvată pentru partiționarea utilizată la plasarea circuitelor FPGA la care principalul obiectiv este asigurarea rutabilității. Experimentele efectuate arată că prin aplicarea acestui algoritm se obține o reducere a dimensiunii tăieturii.

Al doilea algoritm propus este un algoritm genetic pentru partiționare, cu un obiectiv similar cu primul algoritm. Algoritmul utilizează doi operatori de încrucișare în loc de unul singur, al doilea operator fiind prevăzut pentru situația în care doi cromozomi sunt exact complementul unuia față de celălalt, și deci aceștia reprezintă aceeași bisecție. Metoda de înlocuire utilizată este diferită de cea a algoritmilor tradiționali, având ca scop principal menținerea diversității populației. Criteriul de terminare este de asemenea diferit, algoritmul fiind terminat atunci când diversitatea populației scade sub un anumit prag.

## 4. PLASAREA MODULELOR CU OBIECTIVUL ASIGURĂRII RUTABILITĂȚII CIRCUITELOR

### 4.1 Introducere

Plasarea este procesul de aranjare a componentelor unui circuit pe o suprafață. În cazul circuitelor FPGA, plasarea semnifică asignarea funcțiilor logice diferitelor celule ale circuitului, a căror poziție este fixă. Plasarea este o etapă importantă a procesului de proiectare, deoarece în această etapă se iau cele mai importante decizii. De exemplu, plasarea celulelor standard ale circuitelor VLSI are un impact major asupra vitezei și costului final al circuitului.

Lungimea totală a conexiunilor  $\omega$  reprezintă o metrică utilizată pe scară largă pentru aprecierea calității plasării [146]. O plasare care necesită un spațiu mare pentru conexiuni va necesita conexiuni de lungime mare, și deci lungimea totală a conexiunilor va avea o valoare mare. Deci, lungimea totală a conexiunilor  $\omega$  este o metrică potrivită pentru suprafața ocupată de circuit.

### 4.2 Definirea problemei de plasare

Problema de plasare poate fi definită astfel. Fiind dat un set de module  $M = \{m_1, m_2, \dots, m_n\}$  și un set de semnale  $S = \{s_1, s_2, \dots, s_k\}$ , se asociază cu fiecare modul  $m_i \in M$  un set de semnale  $S_{m_i}$ , unde  $S_{m_i} \subseteq S$ . Similar, cu fiecare semnal  $s_j \in S$  se aso-

ciază un set de module  $M_{s_i}$ , unde  $M_{s_i} = \{m_j \mid s_i \in S_{m_j}\}$ .  $M_{s_i}$  se numește o conexiune de semnal. Este dat de asemenea și un set de locații  $L = \{L_1, L_2, \dots, L_p\}$ , unde  $p \geq n$ . Problema de plasare este de a asigna fiecare modul  $m_i \in M$  unei locații unice  $L_j$  astfel încât să fie optimizat un anumit obiectiv.

### 4.3 Funcții de cost și restricții

În cadrul procesului de proiectare, etapa de *plasare* este urmată de cea de *rutare*. O plasare este acceptabilă dacă se poate obține o rutare de 100% în cadrul suprafeței date. Funcția obiectiv care trebuie minimizată se poate scrie ca o sumă dintre  $\gamma_1$  și  $\gamma_2$ . În cele mai multe cazuri,  $\gamma_1$  este lungimea totală estimată a conexiunilor. În general,  $\gamma_2$  reprezintă penalizări pentru soluțiile non-fezabile, fiind costul violării restricțiilor.

Executarea efectivă a rutării pentru a compara diferitele soluții de plasare nu este practică. De aceea, se utilizează diferite *estimări* ale lungimii conexiunilor.

#### 4.3.1 Estimarea lungimii conexiunilor

Viteza estimării are o influență fundamentală asupra performanțelor algoritmului de plasare. De aceea, procedura de estimare trebuie să fie cât mai rapidă. În plus, eroarea de estimare trebuie să fie aceeași pentru toate conexiunile.

O presupunere realistă pentru estimarea lungimii totale a conexiunilor este că rutarea utilizează geometria Manhattan [146]. Pentru o conexiune cu doi pini între modulul  $i$  și modulul  $j$ , lungimea Manhattan este  $r_{ij} + c_{ij}$ , unde  $r_{ij}$  și  $c_{ij}$  reprezintă numărul de linii și coloane care separă locațiile celor două module. Totuși, nu toate conexiunile sunt cu doi pini. Este necesară deci o metodă pentru a estima lungimea unei conexiuni multipunct. Există diferite tehnici utilizate, fiecare din acestea având avantaje și dezavantaje.

*Metoda semi-perimetrului.* Aceasta este o aproximare eficientă și foarte utilizată pentru a estima lungimea unei conexiuni. Metoda constă în determinarea celui mai mic dreptunghi care cuprinde toți pinii conexiunii respective. Lungimea estimată a interconexiunilor este jumătatea perimetrului acestui dreptunghi.

*Metoda aproximării arborelui Steiner.* Un *arbore Steiner* reprezintă calea cea mai scurtă pentru conectarea unui set de pini. În această metodă, pot exista ramificări din orice punct al unei conexiuni pentru conectarea la alți pini. Există diferite metode pentru determinarea unei aproximări a arborelui Steiner.

*Metoda arborelui de acoperire minim.* Spre deosebire de arborele Steiner, într-un arbore de acoperire minim ramificarea este permisă numai în pozițiile pinilor. Pentru o conexiune cu  $n$  pini, arborele poate fi construit prin determinarea distanțelor dintre toate perechile posibile de pini, și conectarea celor mai mici  $(n - 1)$  muchii care nu formează cicluri.

#### 4.3.2 Minimizarea lungimii totale a conexiunilor

O funcție obiectiv a cărei minimizare se urmărește și care este des utilizată este  $L(P)$ , lungimea totală ponderată pentru toate conexiunile de semnal, exprimată ca:

$$L(P) = \sum_{n \in N} w_n \cdot d_n \quad (4.3)$$

unde  $d_n$  este lungimea estimată a conexiunii  $n$ ,  $w_n$  este ponderea conexiunii  $n$ , iar  $N$  este setul de conexiuni.

### 4.3.3 Minimizarea tăieturii maxime

Considerăm un spațiu pentru plasare sub forma unei suprafețe rectangulare, în care a fost plasat un circuit. Linia verticală de la  $x = x_i$  divide suprafața într-o regiune din stânga  $L_i$  și o regiune din dreapta  $R_i$ . Față de această linie de tăietură, conexiunile se pot clasifica astfel:

- Conexiuni care se află în totalitate la stânga liniei de tăietură. Toți pinii unor asemenea conexiuni se vor afla în  $L_i$ .
- Conexiuni care se află în totalitate la dreapta liniei de tăietură. Toți pinii unor asemenea conexiuni se vor afla în  $R_i$ .
- Conexiuni care sunt tăiate de linie. Fiecare conexiune din această clasă va avea în mod necesar cel puțin un pin în  $L_i$  și cel puțin un pin în  $R_i$ .

Fie  $\Phi_P(x_i)$  numărul de conexiuni de tipul c) pentru plasarea  $P$  tăiată de linia  $x_i$ .  $\Phi_P(x_i)$  este o funcție de plasarea  $P$ . Pentru o anumită plasare  $P$ , fie  $X(P)$  valoarea maximă a  $\Phi_P(x_i)$  pentru fiecare  $i$ , deci:

$$X(P) = \max_i [\Phi_P(x_i)] \quad (4.4)$$

În mod similar, se pot defini linii de tăietură orizontale  $y_j$  și tăietura verticală maximă  $Y(P)$  ca fiind:

$$Y(P) = \max_j [\Phi_P(y_j)] \quad (4.5)$$

Reducerea tăieturii orizontale  $X(P)$  și a celei verticale  $Y(P)$  prin selectarea unei plasări  $P$  corespunzătoare poate mări probabilitatea rutării circuitului. În plus, minimizarea  $X(P)$  și  $Y(P)$  poate avea de asemenea o influență benefică asupra lungimii totale a conexiunilor  $L(P)$ .

## 4.4 Sinteza metodelor de plasare

Metodele euristice pentru plasare se pot clasifica în două categorii: *constructive* și *iterative*. Aceste metode sunt de două tipuri: metode bazate pe partiționare și metode analitice. În ultimul timp, au fost obținute soluții de calitate prin combinarea ambelor strategii [67].

În literatură a fost publicat un număr mare de algoritmi pentru plasare. Metodele bazate pe partiționare implică aplicarea recursivă a unui algoritm de partiționare, de obicei algoritmul Kernighan-Lin sau algoritmul de călire simulată [102]. Deși metoda de călire simulată poate obține soluția optimă globală, timpul de calcul necesar pentru circuite de dimensiuni mari este foarte mare, și de multe ori nu este acceptabil în practică. Pentru a elimina dezavantajul complexității ridicate a algoritmului de călire simulată, au fost propuse mai multe tehnici de creștere a vitezei pentru acest algoritm [107], [119].

Hamada *et al.* [88] au propus o tehnică de plasare pe baza partiționării ierarhice prin algoritmul de tăietură proporțională elaborat de Cheng și Wei [50]. Prin aplicarea recursivă a partiționării, circuitul este descompus într-un arbore de grupuri, iar problema inițială de plasare este soluționată printr-o secvență de procese de călire simulată, unde fiecare grup este tratat ca o super-componentă. Această metodă reduce în mod considerabil complexitatea problemei.

Pentru soluționarea problemei de plasare prin tehnici iterative a fost propusă aplicarea metodei de asignare liniară, o metodă exactă și eficientă din punct de vedere computațional [67]. Această metodă a fost utilizată pentru translatarea unei plasări globale conținând celule suprapuse într-o plasare finală prin minimizarea distanței cu care celulele sunt mutate din pozițiile lor suprapuse. Algoritmii de asignare liniară au

fost propuși de asemenea pentru soluționarea problemei speciale de plasare în care toate celulele au aceeași dimensiune și sunt specificate locațiile posibile ale acestora.

Pentru rezolvarea problemei de plasare liniară, au fost propuse diferite metode. Li *et al.* [109] au propus o metodă spectrală în care se utilizează o funcție obiectiv rezultată dintr-o combinație a unei funcții liniare cu o funcție quadratică. Se utilizează astfel atât avantajul unei funcții obiectiv liniare, care permite obținerea unei plasări cu o lungime mai redusă a conexiunilor, cât și avantajul unei funcții cuadractice, care tinde să plaseze componentele mai dispersat, rezultând o soluție mai fezabilă.

Problema de plasare poate fi transformată într-o problemă de optimizare numerică. Hanan și Kurtzberg au redus problema de plasare la cea de rezolvare a unui set de ecuații liniare pentru a determina locațiile de echilibru ale celulelor [146].

Plasarea orientată pe performanțe a fost studiată de numeroși autori, în special plasarea cu restricții de timp. Metodele raportate pot fi clasificate în trei categorii [146]. Prima categorie transformă restricțiile de timp de pe căile critice în ponderi ale conexiunilor. A doua categorie transformă restricțiile de timp ale căilor în limite de timp ale conexiunilor. Aceste limite de timp sunt convertite în limite de lungime ale conexiunilor și sunt furnizate programului de plasare. A treia metodă constă în furnizarea pentru programul de plasare a unui set de căi critice, împreună cu cerințele lor de timp. Aceste căi sunt monitorizate în timpul procesului de plasare.

Problema de plasare a circuitelor FPGA a fost abordată prin diferite metode, dintre care și prin metoda călirii simulate, într-un mod similar cu plasarea celulelor standard. În timp ce tehnicile elaborate pentru celulele standard sunt suficiente pentru acele circuite FPGA la care o mare porțiune a spațiului de pe cip este dedicată resurselor de rutare [178], în cazul arhitecturilor FPGA cu resurse limitate de rutare sunt necesare tehnici speciale. Ebeling *et al.* [71] au elaborat un program de plasare pentru circuitele FPGA Triptych, program care se bazează pe metoda de călire simulată. Beetem [18] a propus un algoritm de îmbunătățire iterativă pentru plasarea și rutarea simultană a circuitelor FPGA. Nag și Roy [125] a prezentat un algoritm incremental de plasare pentru circuitele FPGA cu o arhitectură bazată pe rânduri de celule, care analizează informațiile de întârziere a semnalelor pentru a obține plasări de calitate mai bună. Togawa *et al.* [167] au propus o metodă pentru plasarea și rutarea simultană a circuitelor FPGA simetrice, metodă bazată pe bipartiționarea ierarhică.

Gao [82] a elaborat algoritmi de plasare orientați pe performanțe bazați pe conexiuni și pe căi de rutare, pentru rețele de porți, macro-celule și circuite FPGA Xilinx, cu scopul minimizării întârzierii semnalelor la pinii de ieșire și a nesimetriei semnalelor la intrările modulelor. În cazul algoritmului bazat pe conexiuni, cerințele de întârziere sunt traduse mai întâi în constrângeri de proiectare fizică. Algoritmii de plasare generează apoi o plasare ghidată de aceste constrângeri. În cazul algoritmului bazat pe căi de rutare, întârzierile căilor sunt considerate în mod explicit în timpul procesului de plasare. Acest algoritm încearcă să minimizeze lungimea totală a conexiunilor și timpii de întârziere la pinii de ieșire.

Pentru rezolvarea problemei de plasare au fost propuse diferite metode neconvenționale, ca rețele neuronale, algoritmi genetici, logica fuzzy, sau prelucrarea paralelă. Yu [187] a modificat rețelele neuronale introduse de Hopfield și Tank pentru rezolvarea problemei de plasare. Funcția de energie utilizată de Hopfield are mai multe minime, dintre care unele sunt minime locale; rețeaua neuronală poate converge în oricare din acestea. În plus, este dificilă determinarea parametrilor rețelei. Rezultatele obținute de Yu nu au fost satisfăcătoare, din cauza timpilor mari de simulare și dependența soluțiilor de parametrii rețelei.

Algoritmii genetici au fost de asemenea utilizați pentru plasarea celulelor circuitelor VLSI [124], [152]. Mohan și Mazumder [124] au elaborat un algoritm genetic pentru plasarea celulelor standard. A fost implementată atât o versiune serială a algoritmului, cât și una paralelă, care rulează pe o rețea de stații de lucru. Creșterea de viteză obținută este liniară cu numărul de procesoare utilizate.



Plasarea este o problemă cu obiective multiple, unde numeroase decizii care sunt luate în timpul căutării soluției sunt calitative. O abordare potrivită a acestei categorii de probleme este utilizarea logicii fuzzy. O descriere a problemei de plasare care se bazează pe logica fuzzy a fost publicată de Lin și Shragowitz [113].

Au fost realizate diferite implementări paralele ale metodei de călire simulată pe diferite tipuri de calculatoare paralele: cu memorie partajată, cu transmitere de mesaje și memorie locală, și calculatoare cu paralelism masiv, ca de exemplu Connection Machine. Kravitz și Rutenbar [104] au prezentat un algoritm de călire simulată pentru celule standard, care a fost implementat pe un multiprocesor. Aceștia au arătat că algoritmul de călire simulată poate fi accelerat în două moduri pe un multiprocesor cu memorie partajată: prin executarea mai multor mutări în paralel, și prin executarea în paralel a prelucrărilor necesare pentru fiecare mutare.

Rose *et al.* [141] au conceput euristici pentru plasarea paralelă a celulelor standard cu o calitate echivalentă cu cea a călirii simulate. Aceștia au utilizat o metodă rapidă bazată pe tăietura minimă pentru a evita partea de călire lentă la temperaturi înalte. În faza de călire la temperaturi joase, spațiul din cadrul circuitului este partiționat și este asignat diferitelor procesoare, astfel încât fiecare procesor mută celule într-o anumită zonă și, ori de câte ori o mutare este acceptată, transmite rezultatul tuturor procesoarelor.

#### 4.4.1 Plasarea constructivă inițială

Un algoritm constructiv generează o configurație de plasare completă numai la sfârșitul întregului proces. Un asemenea algoritm se utilizează adesea pentru generarea unei plasări inițiale, urmând ca aceasta să fie îmbunătățită printr-o metodă iterativă. Plasarea inițială este esențială pentru obținerea unei soluții optime. Există diferite soluții optime, corespunzătoare diferitelor plasări inițiale.

Se pot utiliza diferite euristici pentru deciziile care trebuie luate. De exemplu, o euristică posibilă pentru selecție este alegerea celui mai puternic conectat cu plasarea parțială existentă. Presupunând că plasarea parțială este formată din modulele  $m_1, m_2, \dots, m_i$ , se examinează fiecare din modulele neplasate  $m_j$  și se calculează cantitatea

$$A_{mj} = \sum_{k=1}^i c_{m_j m_k} \quad (4.9)$$

unde  $c_{m_j m_k}$  reprezintă conectivitatea între modulul neplasat  $m_j$  și un modul plasat  $m_k$ . Astfel,  $A_{mj}$  indică numărul de conexiuni de la  $m_j$  la modulele deja plasate  $\{m_1, m_2, \dots, m_i\}$ . Se va selecta modulul pentru care  $A_{mj}$  este maxim. Această strategie este cunoscută sub numele de strategie de *conectivitate maximă*.

#### 4.4.2 Plasarea pe baza tăieturii minime

În secțiunea 4.3 au fost prezentate trei funcții obiectiv, și anume  $X(P)$ ,  $Y(P)$  și  $L(P)$ . S-a arătat că prin minimizarea  $X(P)$ , tăietura orizontală maximă, și prin minimizarea  $Y(P)$ , tăietura verticală maximă, se va îmbunătăți rutabilitatea unei plasări pentru o rețea de porți. Minimizarea funcției  $X(P)$  este strâns legată de problema de bipartiționare. De aceea, se aplică un algoritm de partiționare pentru circuitul dat pentru a genera două blocuri  $A$  și  $B$ , se plasează modulele din blocul  $A$  la stânga unei linii imaginare de tăietură verticală  $c_1$ , și se plasează modulele din blocul  $B$  la dreapta liniei de tăietură  $c_1$ . Setul de tăietură obținut de algoritm este numărul de conexiuni orizontale tăiate de  $c_1$ , și este notat cu  $\Phi_P(c_1)$ .

Presupunem că se repetă procesul pentru blocurile  $A$  și  $B$ , deci se consideră blocul  $A$  ca un circuit și se partiționează în două blocuri  $A_1$  și  $A_2$ , utilizând o linie de

tăietură verticală  $c_2$ . Similar, blocul  $B$  se partitionează în două blocuri  $B_1$  și  $B_2$ , utilizând o linie de tăietură verticală  $c_3$  (Figura 4.1). Acest proces poate fi repetat prin introducerea altor linii de tăietură. Presupunem că procedura de partiționare utilizată generează o partiție optimă. Pentru întregul circuit,  $\Phi_P(c_1)$  este tăietura minimă posibilă. Similar,  $\Phi_P(c_2)$  este tăietura minimă posibilă pentru subcircuitul  $A$ .




Figura 4.1. Utilizarea partiționării pentru a reduce  $X(P)$ .

Minimizarea funcțiilor  $X(P)$ ,  $Y(P)$  sau  $L(P)$  este foarte dificilă din punct de vedere computațional. Pentru simplificarea problemei, se utilizează o *funcție obiectivă secvențială*, notată cu  $F(P)$ , a cărei valoare apropiată de cea minimă este mai ușor de obținut.

$$F(P) = \min [\Phi_P(c_r)] | \min [\Phi_P(c_{r-1})] | \dots | \min [\Phi_P(c_1)] \quad (4.32)$$

unde  $c_1, c_2, \dots, c_r$  este o secvență ordonată de linii de tăietură verticale sau orizontale.

Algoritmul de plasare pe baza tăieturii minime presupune că este disponibilă o secvență ordonată de  $r$  linii de tăietură. Aceste  $r$  linii de tăietură împart suprafața de plasare în locații.

### 4.4.3 Plasarea prin metoda călirii simulate

#### 4.4.3.1 Aplicarea algoritmului de călire simulată pentru plasare

Algoritmul de călire simulată poate fi modificat pentru plasarea celulelor prin alegerea unei funcții adecvate de *perturbare* pentru a genera o nouă configurație de plasare, și prin definirea unei funcții corespunzătoare de *acceptare*. O funcție simplă de vecinătate se obține prin interschimbarea perechilor, în care sunt alese două locații și se interschimă conținutul lor. Alte metode pentru generarea unor stări de vecinătate sunt mutarea unei celule selectate arbitrar într-o locație arbitrară, rotirea celulelor dacă aceasta este permisă de strategia de amplasare, sau orice altă mutare care poate modifica lungimea conexiunilor.

Fie  $\Delta h = (Cost(NewS) - Cost(S))$  modificarea lungimii estimate a conexiunilor datorită unei interschimbări, unde  $Cost(S)$  este vechea lungime a conexiunilor, iar  $Cost(NewS)$  este lungimea după perturbare. Interschimbarea este acceptată dacă  $\Delta h < 0$  (deci,  $Cost(NewS) < Cost(S)$ ) sau dacă funcția de acceptare ( $random < e^{\Delta h / T}$ ) este adevărată, unde  $random$  este un număr aleator între 0 și 1, generat în mod uniform, iar  $T$  este valoarea curentă a temperaturii.

#### 4.4.3.2 Algoritmul TimberWolf

Pachetul de programe TimberWolf3.2 [151] este destinat configurațiilor de circuite cu celule standard. Pe baza datelor de intrare și a parametrilor furnizați de utili-

zator, programul de plasare construiește o topologie de circuit cu celule standard. Acești parametri, împreună cu lățimea totală a celulelor care trebuie plasate, permite programului să calculeze poziția inițială și lungimile rândurilor horizontale. Blocurile de macroui sunt plasate următoarele, urmate de plasarea celulelor de I/E. Blocurile de macroui și celulele de I/E își păstrează poziția inițială, fiind optimizată numai plasarea celulelor standard.

După plasarea inițială, algoritmul execută plasarea și rutarea în trei etape distincte. În prima etapă, celulele sunt plasate astfel încât să se minimizeze lungimea estimată a conexiunilor. În a doua etapă, sunt inserate celule de trecere după cum este necesar, lungimea conexiunilor este minimizată din nou, și se execută rutarea globală preliminară. În a treia etapă, sunt efectuate modificări locale ale plasării pentru a reduce numărul pistelor de rutare necesare. Se va prezenta în continuare prima etapă a algoritmului, care utilizează călirea simulată pentru plasare.

#### 4.4.4 Plasarea prin partiționare ierarhică

Deși metoda călirii simulate a fost aplicată cu succes pentru plasarea circuitelor, pe măsura creșterii dimensiunii circuitului timpul de calcul necesar devine inacceptabil în practică. Pentru reducerea timpului de calcul necesar algoritmului de călire simulată au fost utilizate diferite tehnici [88] [107] [119]. Hamada *et al.* [88] au propus utilizarea metodei de partiționare ierarhică pe baza tăieturii proporționale, elaborată de Cheng și Wei [50], urmată de aplicarea călirii simulate multinivel.

În prima etapă, circuitul este descompus într-un arbore de grupuri prin aplicarea recursivă a metodei de partiționare pe baza tăieturii proporționale. Se reduce astfel în mod semnificativ complexitatea problemei. Rezultatul partiționării este reprezentat printr-un arbore binar, a cărui rădăcină reprezintă întregul circuit. În etapa a doua, fiecare grup este considerat ca o super-componentă, și se aplică metoda de călire simulată pentru acestea. În etapa a treia, se integrează soluțiile subproblemelor prin utilizarea metodei ferestrelor mobile. În fiecare pas, este definită o fereastră peste configurația curentă de plasare. Grupurile de sub această fereastră sunt repartiționate, și se aplică algoritmul de călire simulată noilor grupuri generate. Fereastra este apoi deplasată și ciclul continuă.

#### 4.4.5 Plasarea prin metode numerice

Problema de plasare poate fi transformată într-o problemă de optimizare numerică. În această secțiune se va prezenta o metodă numită plasare controlată de forțe, elaborată de Hanan și Kurtzberg [146]. Problema de plasare este redusă la soluționarea unui sistem de ecuații liniare pentru a determina locațiile de echilibru ale celulelor.

Ideea de bază a acestei metode este că celulele interconectate exercită forțe unele asupra altora. Mărimea forței  $F$  exercitate de o celulă  $i$  asupra altei celule  $j$  este proporțională cu distanța care le separă. Aceasta este o analogie cu legea lui Hooke din mecanică, care se referă la forțele exercitate între două mase conectate printr-un arc. Dacă masele se află la o distanță  $d$  și constanta arcului este  $k$ , forța cu care masele se atrag este  $k \times d$ . Presupunem că o celulă  $a$  este conectată cu o altă celulă  $b$  printr-o conexiune cu ponderea  $w_{ab}$ . Fie  $d_{ab}$  distanța între  $a$  și  $b$ . Forța de atracție dintre celule este proporțională cu produsul  $w_{ab} \times d_{ab}$ . O celulă  $i$  conectată cu mai multe celule  $j$  aflate la distanțe  $d_{ij}$  prin conexiuni cu ponderi  $w_{ij}$  este atrasă cu o forță totală  $F_i$ :

$$F_i = \sum_j w_{ij} \cdot d_{ij} \quad (4.41)$$

Dacă celula  $i$  dintr-un asemenea sistem își poate modifica poziția, această deplasare se va realiza în direcția forței  $F_i$  până când forța rezultantă asupra celulei va fi zero. Locația în care se va deplasa celula este numită locație destinație de forță zero.

În ecuația (4.41),  $F_i$  reprezintă lungimea totală ponderată a conexiunilor care pornesc de la celula  $i$ . Atunci când toate celulele se deplasează în locațiile lor de forță zero, suma pătratelor distanțelor este minimizată.

#### 4.4.6 Plasarea liniară prin metode spectrale

Plasarea liniară este o problemă fundamentală pentru proiectarea circuitelor VLSI. O plasare liniară de calitate mai bună are ca efect reducerea lungimii conexiunilor. Au fost propuse diferite metode care utilizează vectori proprii, atât pentru problema de partiționare, cât și pentru plasarea liniară [39] [40] [86] [109].

În literatură s-au efectuat comparații între funcțiile obiectiv liniare și cuadractice. S-a constatat că prin utilizarea unei funcții liniare se obține o plasare de calitate mai bună din punct de vedere a lungimii conexiunilor. În [139], utilizarea unei funcții liniare pentru plasare a permis de asemenea obținerea unor îmbunătățiri importante ale partiționării din punct de vedere a capacității tăieturii. Utilizarea unei funcții obiectiv cuadractice are însă ca efect obținerea unui număr mai redus de conexiuni foarte lungi față de cazul unei funcții obiectiv liniare. În cazul funcției cuadractice, deviația standard a lungimii conexiunilor este mai mică decât în cazul funcției liniare [109]. Aceasta înseamnă că funcția cuadratică are tendința să plaseze componentele într-un mod mai dispersat, rezultând mai puține componente suprapuse. Dezavantajul este însă că funcția cuadratică minimizează lungimea pătrată a conexiunilor în locul lungimii liniare, și de aceea nu corespunde direct cu scopul plasării liniare.

Li *et al.* [109] au propus utilizarea unei funcții obiectiv spectrale care este un compromis între funcția cuadratică și cea liniară, ceea ce permite folosirea avantajelor oferite de ambele funcții.

### 4.5 Metode neconvenționale de plasare

#### 4.5.1 Plasarea prin algoritmi paraleli

Implementarea paralelă a metodei de călire simulată nu este simplă, din cauza naturii secvențiale a acestei metode. Călirea simulată poate fi descrisă ca o secvență de lanțuri Markov omogene [142]: fiecare pas de calcul al unui lanț începe doar atunci când pasul precedent s-a terminat. Aceasta este condiția ca întregul proces să conducă la o configurație fezabilă unică. Se pot utiliza două tipuri de paralelism:

- Un paralelism pentru evaluarea fiecărei mutări: calculul unui anumit pas al lanțului Markov depinde numai de configurația sistemului înaintea acestui pas și este executat fără interacțiune cu ceilalți pași. Astfel, evaluările diferitelor mutări pot fi executate în paralel, ca și calculele variației funcției de cost și a criteriului de acceptare. Acest tip de paralelism este dependent de problemă.
- Un paralelism global la nivelul lanțului Markov, care poate fi combinat cu primul tip de paralelism, dacă este necesar.

În literatură au fost raportate diferite implementări paralele ale metodei de călire simulată [104] [141]. Diferențele constau în principal în următoarele aspecte:

- condițiile de convergență ale algoritmului paralel;
- dependența paralelismului de problema care trebuie rezolvată.

Pentru implementarea paralelă a problemei de plasare au fost sugerate diferite soluții. Metoda utilizată de Casotto *et al.* [37] constă în partiționarea setului de celule care trebuie plasate într-un număr de subseturi egal cu numărul procesoarelor disponibile; fiecare subset fiind asignat unui anumit procesor. Procesoarele funcționează asincron cât timp mutările apar într-un set dat de celule.

O altă abordare a problemei de plasare a celulelor a fost sugerată de Darema, Kirkpatrick și Norton. În acest caz, fiecare procesor evaluează o perturbație a lanțului Markov, cu condiția că două procesoare nu pot muta aceleași celule simultan; astfel, nu există conflict între procesoare și configurația finală este întotdeauna validă [142]. Atunci când o perturbație este acceptată, configurația celulelor este actualizată, indiferent de mutările care se calculează.

Roussel-Ragot și Dreyfus [142] au sugerat o implementare paralelă a algoritmului de călire simulată care, pe de o parte, este independentă de problemă, iar pe de altă parte, are aceleași proprietăți de convergență ca și algoritmul serial. Aceștia au utilizat două moduri de paralelizare, în funcție de valoarea temperaturii, și au elaborat modele statistice care pot estima creșterea de viteză pentru orice problemă, în funcție de rata de acceptare și numărul de procesoare.

## 4.5.2 Plasarea prin rețele neuronale artificiale

Interesul recent manifestat pentru rețelele neuronale are la bază recunoașterea faptului că creierul uman execută calcule într-un mod diferit de cel al calculatoarelor digitale. Calculatoarele pot fi extrem de rapide și precise în executarea secvențelor de instrucțiuni care au fost formulate în mod explicit. Un sistem uman de procesare a informațiilor este format din neuroni cu o viteză de comutare de aproximativ un milion de ori mai redusă decât cea a porților logice. Cu toate acestea, un sistem uman este mult mai eficient decât calculatoarele în rezolvarea unor probleme complexe din punct de vedere computațional, ca de exemplu înțelegerea vorbirii.

### 4.5.2.1 Concepte de bază ale rețelelor neuronale artificiale

O rețea neuronală artificială poate fi definită ca o rețea sintetică care emulează rețelele neuronale biologice ale organismelor vii. O altă definiție este că rețelele neuronale artificiale reprezintă o clasă de algoritmi matematici, deoarece o rețea poate fi considerată ca o notăție grafică pentru o clasă largă de algoritmi [190].

O rețea neuronală artificială este un ansamblu al unui mare număr de *neuroni artificiali*. Prima definiție formală a unui model de neuron artificial bazată pe o considerare foarte simplificată a unui neuron biologic a fost formulată de McCulloch și Pitts. Modelul McCulloch-Pitts al unui neuron este caracterizat prin formalism și o definiție matematică precisă. Modelul utilizează însă unele simplificări importante: permite numai stări binare, operează cu presupunerea unui timp discret, și presupune sincronismul funcționării tuturor neuronilor dintr-o rețea de dimensiuni mari. Ponderile intrărilor și valorile de prag ale neuronilor sunt fixe.

Un neuron artificial constă dintr-un *element de procesare (nod)*, care recepționează un număr de intrări analogice având conexiuni sinaptice, și generează o singură ieșire. Semnalele de intrare  $x_i$  ale neuronului sunt considerate unidirecționale, ca și semnalul de ieșire *out*. Fiecărei intrări  $x_i$  i se asociază o pondere  $w_i$ .

Semnalul de ieșire al neuronului este dat de relația următoare:

$$out = f(\mathbf{w}^T \mathbf{x}), \text{ sau} \quad (4.72)$$

$$out = f\left(\sum_{i=1}^n w_i x_i\right) \quad (4.73)$$

unde  $\mathbf{w}$  este vectorul ponderilor definit ca:

$$\mathbf{w} = [w_1 \ w_2 \ \dots \ w_n]^T$$

iar  $\mathbf{x}$  este vectorul de intrare:

$$\mathbf{x} = [x_1 \ x_2 \ \dots \ x_n]^T$$

Ambii vectori sunt vectori coloană. Funcția  $f(\mathbf{w}^T \mathbf{x})$  este numită *funcție de activare* a neuronului. Domeniul acestei funcții este setul valorilor de activare, *net*, ale modelului neuronului, de aceea această funcție este utilizată adesea ca  $f(\text{net})$ . Variabila *net* este definită ca un produs scalar al vectorului ponderilor și al vectorului de intrare:

$$\text{net} = \mathbf{w}^T \mathbf{x} \quad (4.74)$$

Diferitele clase de rețele neuronale artificiale utilizează diferite funcții  $f(\text{net})$ . De asemenea, chiar în cazul aceleiași clase, neuronii se pot comporta diferit în timpul diferitelor faze ale funcționării rețelei. De aceea, modelul general al neuronului este înlocuit de obicei cu un model specific, pentru o anumită funcție  $f(\text{net})$ .

#### 4.5.2.2 Rețele neuronale Hopfield

Rețelele neuronale Hopfield se pot utiliza pentru rezolvarea diferitelor probleme de optimizare, printre care și problema de plasare, motiv pentru care sunt descrise pe scurt în această secțiune. Pentru asemenea probleme, rețelele neuronale de tip gradient sunt cele mai adecvate. La aceste rețele, funcția de energie descrește în timp, timpul fiind presupus o variabilă continuă.

O rețea neuronală Hopfield este caracterizată ca o rețea puternic interconectată de procesoare simple analogice. O asemenea rețea de tip gradient converge spre unul din minimele stabile din spațiul stărilor [114] [190]. Evoluția sistemului este în direcția generală a gradientului negativ a unei funcții de energie. În mod tipic, funcția de energie a rețelei este echivalată cu o anumită funcție obiectiv (penalizare) care trebuie minimizată. Căutarea unei energii minime executată de o rețea de tip gradient corespunde căutării unei soluții a unei probleme de optimizare.

Avantajul rețelelor neuronale Hopfield este convergența rapidă la un minim stabil. Dacă la funcția de energie se adaugă condiții de restricție cu o pondere mare, punctul inițial va converge spre cel mai apropiat punct valid fără influență din partea funcției de cost.

#### 4.5.2.3 Utilizarea rețelelor neuronale pentru plasare

Considerăm cazul cel mai simplu al problemei de plasare. Fiind date  $n$  module de circuit și o matrice de conectivitate  $\mathbf{C} = [C_{ij}]$ , unde  $C_{ij}$  indică conectivitatea între modulul  $i$  și modulul  $j$ , cele  $n$  module trebuie plasate în  $n$  locații ale unei suprafețe bidimensionale, astfel încât lungimea totală de interconectare Manhattan să fie minimizată. Soluția acestei probleme aparține lui Yu [187], care a utilizat rețelele neuronale Hopfield pentru rezolvarea problemei de plasare. Acesta a modificat soluția propusă de Hopfield și Tank pentru rezolvarea problemei comis-voiajorului.

Se utilizează o rețea cu  $n^2$  neuroni. Neuronii sunt numerotați de la 0 la  $n^2 - 1$ , de la stânga la dreapta și de sus în jos. Valoarea unui element din poziția  $(i, j)$  a matricii reprezintă "șansa" unui modul  $i$  de a fi poziționat în locația  $j$ . Fiecare linie corespunde unui modul de circuit. Fiecare coloană corespunde celor  $n$  locații posibile în care se pot plasa modulele. Pentru a obține o soluție fezabilă, un singur neuron din orice linie sau coloană poate avea ieșirea 1. Ieșirile neuronilor sunt normalizate, astfel încât acestea au valori între 0 și 1.

Următoarea etapă este determinarea intensității sinapselor. Se calculează mai întâi distanța Manhattan între fiecare pereche de locații. Valoarea  $T_{k_1, j_1, j_2, j_2}$  a intensității sinapsei între neuronii  $k$  și  $l$  (care este un element al matricii intensității sinapselor) este definită ca și conectivitatea între modulele de circuit  $i_1$  și  $i_2$  multiplicată cu  $f(j_1, j_2)$ , unde  $f$  este o funcție a distanței între locațiile  $j_1$  și  $j_2$ ,  $k = i_1 \times \sqrt{n} + j_1$ , iar  $l = i_2 \times \sqrt{n} + j_2$ . După experimentări funcția  $f$  s-a ales ca fiind egală cu (*offset* - distanța Manhattan dintre  $j_1$  și  $j_2$ ), unde parametrul *offset* este de obicei mai mare decât  $\sqrt{n}$ .

## 4.6 Algoritmi de plasare propuși pentru circuitele FPGA cu resurse limitate de rutare

### 4.6.1 Algoritm de plasare pe baza tăieturii minime

#### 4.6.1.1 Descrierea algoritmului de plasare

S-a propus un algoritm de plasare bazat pe metoda de partiționare descrisă în capitolul 3, cu o funcție obiectiv care urmărește pe lângă reducerea lungimii interconexiunilor, și distribuția uniformă a conexiunilor în cadrul partițiilor. Ca urmare, rezultatul plasării maximizează posibilitatea unei rutări fezabile a circuitului. S-a studiat de asemenea efectul utilizării diferitelor secvențe de aplicare a liniilor de tăietură, cu scopul reducerii numărului de conexiuni în apropierea centrului circuitului, deoarece în cazul plasării obișnuite care se bazează pe metoda tăieturii minime apare în mod frecvent creșterea numărului de conexiuni în această zonă.

Dezavantajul algoritmilor de plasare care utilizează partiționarea ierarhică este că dimensiunea tăieturii este singura metrică utilizată în cadrul funcției de cost. De aceea, este posibilă obținerea unei dimensiuni reduse a tăieturii, și în același timp a unor porțiuni cu un număr de conexiuni semnificativ diferit. Ca urmare, o asemenea plasare poate fi rutată într-un mod dificil. Pentru a elimina acest dezavantaj, este necesar ca în cadrul funcției de cost să se ia în considerare nu numai dimensiunea tăieturii, ci și distribuția interconexiunilor din cele două porțiuni ale bipartiției.

Algoritmii de plasare propuși utilizează bipartiționarea a cărei funcție obiectiv urmărește minimizarea lungimii interconexiunilor simultan cu minimizarea diferenței între numărul de conexiuni din cele două porțiuni. Această diferență este măsura care urmărește distribuția echilibrată a conexiunilor din cele două porțiuni. În cadrul algoritmului de plasare se aplică în mod recursiv bipartiționarea cu funcția de cost descrisă în secțiunea 3.7.1, până când se ajunge la porțiuni care conțin o singură celulă a circuitului. Liniile de tăietură se aplică în mod alternativ, pe orizontală și pe verticală.

#### 4.6.1.2 Secvența de aplicare a liniilor de tăietură

Pe lângă o procedură eficientă de partiționare, este necesară o strategie adecvată de aplicare a liniilor de tăietură. O secvență tradițională de aplicare a liniilor de tăietură, cum este procedura de partiționare quadratică [146], are dezavantajul că nu ține cont de poziția terminalelor externe. Pentru aceasta se poate utiliza tehnica numită propagarea terminalelor. Această tehnică are însă dezavantaje. De exemplu, cele două regiuni sunt procesate secvențial, neexistând criteriile pentru stabilirea regiunii care trebuie procesată prima.




Figura 4.2. Alegerea liniei de tăietură poziționată în centru.

Secvența de aplicare a liniilor de tăietură are un rol important. În cadrul plasării convenționale bazată pe tăietura minimă, se alege linia de tăietură poziționată în centrul regiunii curente. Dacă liniile de tăietură se aplică în această ordine, Figura 4.2

indică secvența liniilor de tăietură, unde liniile întrerupte sunt cele aplicate recent, iar liniile continue sunt cele aplicate anterior.

Presupunem că linia curentă de tăietură, este în imediata apropiere a liniei de tăietură din centru. Această linie va înjumătăți patru regiuni și conexiunile corespunzătoare. În fiecare etapă a acestei bipartiționări, se pot interschimba perechi de noduri. Pentru a se ține cont de rezultatul bipartiționării pentru liniile de tăietură aplicate anterior, nu se permite interschimbarea nodurilor aflate în regiuni delimitate de liniile de tăietură aplicate anterior. Numărul de noduri dintr-o regiune este proporțional cu suprafața regiunii respective. Deoarece linia de tăietură considerată este în apropierea liniei de tăietură din centru, regiunile intersectate au o suprafață redusă. În consecință, numărul perechilor posibile care pot fi interschimbate în procesul de bipartiționare este limitat. Aceasta are ca rezultat o dimensiune a tăieturii relativ ridicată pentru liniile de tăietură din apropierea centrului, din cauza numărului mic de mutări posibile.

Din cele de sus rezultă că, pentru a se reduce dimensiunea tăieturii în apropierea centrului, în această zonă liniile de tăietură trebuie aplicate în primele etape ale procesului de bipartiționare, după cum se indică în Figura 4.3.




Figura 4.3. Secvența propusă pentru aplicarea liniilor de tăietură.

#### 4.6.2 Algoritm genetic pentru plasarea circuitelor FPGA

În timp ce alți algoritmi îmbunătățesc în mod iterativ o plasare inițială prin mutarea unei singure celule sau prin interschimbarea a două celule, un algoritm genetic pornește de la un set de plasări inițiale care reprezintă populația inițială. Algoritmul încearcă să combine caracteristicile adecvate din două configurații de plasare pentru a forma o nouă plasare. Aceste caracteristici adecvate se numesc scheme, ele fiind plasarile relative ale subseturilor de celule. Prin procesul de evoluție simulată, după un număr de generații, soluțiile candidate rețin caracteristicile mai bune ale soluțiilor multiple din generațiile anterioare. Acest paralelism intrinsec conferă un avantaj algoritmilor genetici față de metoda călirii simulate [102], care utilizează o singură soluție.

Datorită acestor avantaje, s-a încercat rezolvarea problemei de plasare a circuitelor FPGA printr-un algoritm genetic. După cunoștințele noastre, nu a fost publicat până în prezent un algoritm genetic pentru plasarea circuitelor FPGA. Algoritmul descris în această secțiune, implementat pentru seria de circuite *Atmel 6000*, reprezintă deci o primă contribuție în acest sens.

O plasare este acceptabilă dacă se poate realiza rutarea în proporție de 100%. Aceasta nu este o sarcină simplă pentru arhitecturile FPGA cu resurse limitate de rutare. O plasare corespunzătoare va realiza nu numai gruparea blocurilor conectate, dar va asigura ca blocurile logice să nu fie plasate foarte apropiat, pentru a se permite rutarea circuitului. O altă contribuție o reprezintă un algoritm care alocă un număr de celule libere în cadrul procesului de plasare, în scopul utilizării acestor celule pentru rutare. Funcția de cost utilizată optimizează un număr de diferite metrice, care cuprind atât lungimea interconexiunilor, cât și măsuri ale rutabilității plasarii.



#### 4.6.2.1 Utilizarea algoritmilor genetici pentru plasare

Deși nu au fost utilizați pentru plasarea circuitelor FPGA, algoritmi genetici au fost utilizați pentru plasarea circuitelor VLSI. Lucrarea clasică a fost realizată de Cohoon *et al.* [57], [58]. Aceștia au codificat o plasare prin notația poloneză a unui arbore binar, un cromozom fiind deci reprezentat printr-un șir. Au fost utilizați diferiți operatori de recombinare, care operează fie direct asupra șirurilor, fie iau în considerare structura de arbore prin decodificarea cromozomului.

Esbensen [73] a descris un algoritm genetic pentru plasarea macro-celulelor în care reprezentarea genotipului este de asemenea un arbore binar. Spre deosebire de abordarea lui Cohoon *et al.*, acest arbore nu caracterizează direct o plasare, ci aceasta poate fi generată prin decodificarea arborelui. Operatorii genetici lucrează direct cu structura arborelui. Esbensen și Mazumder [74] au raportat un algoritm numit SAGA, care este o generalizare a algoritmului genetic și a algoritmului de călire simulată. În funcție de setarea parametrilor săi de control, SAGA se comportă ca un algoritm genetic, un algoritm de călire simulată, sau o combinație a acestora. Autorii au arătat experimental că prin mixarea algoritmului genetic cu algoritmul de călire simulată se obține o plasare de calitate mai bună decât printr-un algoritm pur genetic.

Mohan și Mazumder [124] au descris un algoritm genetic distribuit pentru plasarea celulelor standard. Algoritmul a fost elaborat pentru a fi executat pe o rețea de stații de lucru. Procedura de plasare distribuită execută un algoritm genetic de bază pe fiecare procesor din rețea. Este introdus un nou operator genetic, *migrarea*, care transferă informații de plasare de la un procesor la altul în cadrul rețelei.

Schnecke și Vornberger [150] au prezentat un algoritm genetic pentru proiectarea fizică a circuitelor VLSI. Algoritmul combină etapele de amplasare și de rutare, optimizând simultan plasarea celulelor și rutarea. Aceiași autori au descris în [149] un algoritm genetic paralel pentru optimizarea combinată a plasării și a rutării. Ambii algoritmi [149], [150] utilizează un genotip codificat ca un arbore binar, care definește plasarea relativă a celulelor.

#### 4.6.2.2 Reprezentarea soluției

Reprezentarea soluției are un rol major în proiectarea unui algoritm genetic eficient. Pentru soluția problemei de plasare s-a ales reprezentarea printr-un șir de înregistrări. Fiecare înregistrare reprezintă o celulă, conținând identificatorul celulei și coordonatele  $(x, y)$  ale acesteia. Poziția înregistrării corespunzătoare unei celule nu determină întotdeauna poziția fizică a celulei în circuit. Totuși, în anumite puncte din algoritm, poziția celulei se recalculează pe baza ordonării înregistrărilor celulelor în șir.

#### 4.6.2.3 Operatori genetici

*Încrucișarea* este principalul operator genetic. Încrucișarea combină scheme din ambii părinți, și astfel urmașul moștenește unele din caracteristicile părinților. Cea mai simplă formă de încrucișare nu poate fi aplicată în acest caz, deoarece poate crea șiruri care nu au un corespondent fizic. În algoritmul descris, s-a utilizat un operator numit încrucișare parțial (*PMX*).

Încrucișarea *PMX* se execută astfel (Figura 4.4): se selectează doi părinți (1 și 2) și se alege un punct de tăietură arbitrar. Ca și în cazul încrucișării simple, întregul subșir din dreapta al părintelui 2 este copiat în șirul urmașului. Apoi, subșirul din stânga al părintelui 1 este parcurs genă cu genă, de la stânga până la punctul de tăietură. Dacă o genă nu există în cadrul urmașului, este copiată în șirul acestuia. Dacă însă gena există deja în cadrul urmașului, este determinată poziția sa în părintele 2, și este copiată gena din poziția determinată a părintelui 1.




Figura 4.4. Încrucișarea PMX.

*Mutația* produce modificări aleatoare incrementale ale urmașului generat prin încrucișare. Pentru problema de plasare, ca tehnică de mutație se poate utiliza interschimbarea perechilor. Operatorul de mutație generează noi tripleți celulă-coordonate. În cazul în care aceștia se comportă în mod corespunzător, configurațiile care le conțin vor fi reținute. Mutația este controlată de un parametru numit rata de mutație  $M_r$ . Procesul de mutație va permite ca diversitatea populației să fie menținută în etapele finale ale algoritmului genetic. Mutația permite de asemenea ca algoritmul genetic să evite minimele locale.

*Inversiunea* este o operație care modifică lungimea efectivă a unei scheme fără a altera viabilitatea individului în scopul creșterii probabilității de supraviețuire a schemelor mai lungi. Operatorul de inversiune modifică pozițiile înregistrărilor celulelor în șirul care reprezintă o plasare, dar nu modifică poziția fizică a celulelor din circuit. Inversiunea este controlată de un parametru numit rata de inversiune  $I_r$ .

#### 4.6.2.4 Selecția populației pentru generația următoare

Algoritmii genetici convenționali utilizează metoda prin care se generează doi urmași din doi părinți și se înlocuiesc părinții prin cei doi urmași pentru prelucrările din generația următoare. În algoritmul propus s-a utilizat însă o strategie diferită. După generarea urmașilor, aceștia înlocuiesc un număr echivalent de indivizi din populația curentă, aleși dintre cei cu viabilitatea cea mai redusă. Această strategie permite supraviețuirea soluțiilor mai bune de-a lungul unui mare număr de generații. Soluțiile generate prin operatorii genetici concurează pentru cel puțin o generație. Această metodă de selecție asigură performanțe corespunzătoare ale algoritmului genetic.

#### 4.6.2.5 Aspecte specifice pentru circuitele FPGA cu resurse limitate de rutare

Pentru circuitele FPGA cu resurse limitate de rutare, încă în etapa de plasare sunt necesare măsuri speciale pentru a se asigura rutabilitatea circuitelor. Pentru a se asigura rutabilitatea plasării, ideea este de a se utiliza un număr de celule libere pentru rutare. Aceste celule sunt alocate în cadrul procesului de plasare.

În timp ce minimizarea lungimii totale a interconexiunilor reduce numărul resurselor de rutare necesare în mod global, nu poate asigura faptul că semnalele vor putea fi rutate local, datorită resurselor limitate de rutare. Pentru rezolvarea acestei probleme, au fost adăugate două componente la funcția de cost. Componenta de rutabilitate locală atribuie o penalizare acelor situații în care se poate determina faptul că

o conexiune nu poate fi rutată utilizând resurse locale de rutare. Rutabilitatea locală poate depista numai unele plasări ilegale care pot fi determinate din contextul imediat.

Componenta de echilibrare a densității este prevăzută pentru a se preveni congestia rutării datorită unei concentrări ridicate a funcțiilor într-o zonă a circuitului. Aceasta se realizează prin considerarea unor ferestre de celule și contorizarea intrărilor utilizate în această regiune. Pentru a se asigura distribuția uniformă a celulelor libere, penalizarea utilizată este pătratul numărului de intrări utilizate peste un anumit prag într-o fereastră, valori care se însumează pentru toate ferestrele. Se examinează fiecare fereastră din circuit, astfel încât ferestrele se suprapun. Este permisă deplasarea ferestrelor dincolo de limitele circuitului, pentru celulele virtuale aflate dincolo de marginile circuitului presupunându-se un număr de intrări utilizate egal cu media globală.

### 4.6.3 Rezultate experimentale

Algoritmul de plasare propus care utilizează secvența propusă a liniilor de tăietură a fost implementat în limbajul C. Experimentele au fost efectuate pe un calculator IBM PC cu un procesor Pentium de 133 MHz, sub sistemul de operare Windows NT Version 4.0. S-a utilizat un număr de nouă circuite de test din cadrul setului de circuite al centrului *MCNC (Microelectronics Center of North Carolina)*.

S-a comparat suma dimensiunilor tăieturilor pentru toate liniile de tăietură aplicate pentru algoritmul propus și algoritmul tradițional. Compararea s-a efectuat pentru două cazuri, atunci când nu se urmărește echilibrarea numărului de conexiuni din cele două părți, și atunci când se realizează și echilibrarea numărului de conexiuni. Rezultatele arată că prin algoritmul propus s-a obținut o reducere a sumei tăieturilor cu un procent cuprins între 20 % și 43.3 % pentru cazul în care nu se urmărește echilibrarea numărului de conexiuni. În acest caz, reducerea medie este de 32 %. Pentru cazul în care se urmărește și echilibrarea numărului de conexiuni, reducerea obținută este cuprinsă între 8.6 % și 39.2 %, reducerea medie fiind de 20.6 %.

De asemenea, s-a comparat valoarea maximă a tăieturii pentru toate liniile de tăietură aplicate pentru algoritmul propus și algoritmul tradițional. Compararea s-a efectuat pentru aceleași două cazuri. Prin algoritmul propus s-a obținut o reducere a tăieturii maxime cu un procent de până la 30 % pentru cazul în care nu se urmărește echilibrarea numărului de conexiuni. În acest caz, reducerea medie este de 17.75 %. Pentru cazul în care se urmărește și echilibrarea numărului de conexiuni, reducerea obținută este de până la 35.7 %, reducerea medie fiind de 22.85 %. Deci, prin algoritmul propus se obține atât o reducere a sumei tăieturilor, cât și o reducere a valorii maxime a tăieturii.

Algoritmul genetic pentru plasare a fost implementat în limbajul C. Experimentele au fost efectuate utilizând de asemenea circuite de test din setul *MCNC*. S-a studiat efectul dimensiunii populației și a ratei de mutație asupra calității rezultatelor în scopul determinării unor valori optime pentru acești parametri. Calitatea rezultatelor a fost apreciată pe baza lungimii totale a interconexiunilor. Pe baza experimentelor, au fost utilizate următoarele valori ale parametrilor algoritmului genetic: dimensiunea populației  $N_p = 80$ , rata de mutație  $M_r = 0.05$ , rata de inversiune  $I_r = 0.15$ , numărul de generații  $N_g = 1000$ .

## 4.7 Concluzii

În acest capitol a fost studiată problema de plasare a modulelor, având ca principal obiectiv asigurarea rutabilității circuitelor. Au fost prezentate principalele funcții de cost și restricții utilizate pentru rezolvarea acestei probleme. Funcția obiectiv cea mai des utilizată în cadrul plasării este lungimea totală estimată a conexiunilor.

Metodele de plasare bazate pe partiționare implică aplicarea recursivă a unui algoritm de partiționare. Deși metoda de călire simulată poate obține soluția optimă globală, timpul de calcul necesar pentru circuite de dimensiuni mari este foarte mare. Pentru a elimina acest dezavantaj, au fost propuse mai multe tehnici de creștere a vitezei pentru acest algoritm.

O altă metodă care a fost descrisă utilizează partiționarea ierarhică pe baza tăieturii proporționale. O posibilitate de rezolvare a problemei de plasare este transformarea acesteia într-o problemă de optimizare numerică. A fost descrisă plasarea controlată de forțe, în care problema de plasare este redusă la soluționarea unui sistem de ecuații liniare pentru a determina locațiile de echilibru ale celulelor. Metodele spectrale au fost utilizate și pentru problema de plasare. A fost descrisă o metodă de plasare liniară propusă de Li care utilizează o funcție obiectiv spectrală constând dintr-un compromis între funcția quadratică și cea liniară, ceea ce permite folosirea avantajelor oferite de ambele funcții. Dintre metodele neconvenționale de plasare, a fost prezentată plasarea prin algoritmi paraleli și plasarea prin rețele neuronale artificiale.

În acest capitol s-au propus doi algoritmi de plasare pentru circuitele FPGA cu resurse limitate de rutare. Primul algoritm se bazează pe algoritmul de partiționare propus în capitolul 3. Algoritmul de plasare propus utilizează bipartiționarea a cărei funcție obiectiv urmărește minimizarea lungimii interconexiunilor simultan cu distribuția echilibrată a conexiunilor din cele două porțiuni. A fost propusă de asemenea o secvență de aplicare a liniilor de tăietură care este mai eficientă decât secvențele tradiționale. Rezultatele experimentale arată că prin aplicarea acestei secvențe de tăietură se obține atât o reducere a dimensiunii maxime a tăieturii, cât și o reducere a sumei totale a tăieturilor, comparativ cu procedura de plasare quadratică.

Al doilea algoritm propus este un algoritm genetic pentru plasarea circuitelor FPGA, după cunoștințele noastre nefiind publicat până în prezent un algoritm genetic pentru plasarea acestor circuite. Pentru facilitarea rutării, algoritmul alocă un număr de celule libere în cadrul procesului de plasare, în scopul utilizării acestor celule pentru rutare. Algoritmul utilizează o funcție de cost care optimizează diferite metrice, care cuprind atât lungimea interconexiunilor, cât și măsuri ale rutabilității plasării. Funcția de cost cuprinde o componentă de estimare a rutabilității locale și o componentă de echilibrare a densității.

## 5. RUTAREA CIRCUITELOR CU RESURSE LIMITATE DE RUTARE

### 5.1 Introducere

În procesul de proiectare automată a circuitelor VLSI sau de implementare a sistemelor digitale prin circuite FPGA, etapa următoare celei de plasare a modulelor este *rutarea*. Rutarea necesită în jur de 30% din timpul de proiectare, iar interconexiunile necesită un procent ridicat din suprafața circuitelor [146]. Primii algoritmi de rutare automată au fost dezvoltări pentru proiectarea circuitelor imprimate. Unele idei de bază ale rutării automate rezultate de aici sunt valide în continuare, fiind adaptate pentru circuitele VLSI și circuitele FPGA.

Pentru rutare se adoptă de obicei o abordare în două etape: se execută mai întâi *rutarea globală*, urmată apoi de *rutarea detaliată*. Obiectivul rutării globale este de a se elabora un plan de rutare astfel încât fiecare conexiune să fie asigurată unor regiuni particulare de rutare, în timp ce se încearcă minimizarea unei funcții obiectiv date. Rutarea detaliată se aplică apoi pentru fiecare regiune de rutare, și fiecărei conexiuni i se asignează piste particulare de rutare.

## 5.2 Definirea problemei de rutare

Fiind dat un set de celule și porturile acestora (pinii de intrare, ieșire, ceas, alimentare și masă), un set de conexiuni (seturi de puncte care trebuie conectate împreună din punct de vedere electric), și locațiile celulelor (obținute în urma procesului de plasare), rutarea constă în determinarea căilor adecvate pentru interconexiunile dintre seturile de pini. Aceste căi adecvate minimizează funcția obiectiv dată, supusă unor restricții. Restricțiile pot fi impuse de proiectant, de procesul de implementare, de tipul circuitului sau de stilul de proiectare.

## 5.3 Funcții de cost și restricții

### 5.3.1 Funcții de cost și restricții pentru rutarea globală

Rutarea globală este diferită pentru diferitele tipuri de circuite. În cazul *rețelelor de porți*, regiunile de rutare constau din canale orizontale și verticale. Canalele sunt regiuni dreptunghiulare cu pini amplasați pe marginile opuse ale regiunii. Capacitățile de rutare disponibile în cadrul canalelor sunt fixe. O soluție de rutare globală nu trebuie să depășească capacitățile canalelor.

Pentru circuitele cu *celule standard*, regiunile de rutare sunt canale orizontale cu pini amplasați pe marginile de sus și de jos ale canalelor. Rutarea globală constă în asignarea conexiunilor acestor canale astfel încât să se minimizeze congestia canalelor și lungimea totală a conexiunilor. Rutarea între canale este asigurată prin celule de trecere între rândurile de celule. Canalele nu au capacități fixate în prealabil.

În cazul circuitelor cu *macro-celule*, dimensiunea și forma celulelor este variată. Aceasta conduce la regiuni de rutare neregulate. Aceste regiuni pot fi descompuse în canale orizontale și verticale, și uneori blocuri de comutare (regiuni dreptunghiulare cu pini pe toate cele patru margini). Identificarea acestor regiuni este un prim pas esențial pentru rutarea globală. Nici în acest caz, regiunile de rutare nu au capacități fixate.

Atât pentru circuitele cu celule standard, cât și pentru cele cu macro-celule, obiectivul rutării globale este minimizarea spațiului de rutare necesar și a lungimii totale a conexiunilor, asigurând în același timp succesul rutării detaliate ulterioare. Funcția de cost este de aceea o măsură a spațiului total de rutare. Restricțiile pot fi o limită a numărului maxim de piste pe canal și/sau restricții asupra performanțelor.

### 5.3.2 Funcții de cost și restricții pentru rutarea detaliată

Obiectivul principal al rutării detaliate este obținerea rutării complet automate, fără intervenție manuală sau cu o intervenție minimă. Pentru implementarea unui circuit într-un spațiu minim, este esențială reducerea spațiului ocupat de interconexiuni. Lungimea conexiunilor individuale trebuie de asemenea redusă pentru a se satisface criteriile de performanță. Deci, obiectivul celor mai multe programe de rutare este realizarea rutării complete utilizând conexiuni de lungime cât mai redusă.

Performanțele sunt afectate datorită întârzierilor de semnal. Întârzierile introduse de porțile logice s-au redus considerabil, astfel încât întârzierile datorate interconexiunilor nu mai pot fi ignorate. Obiectivul programului de rutare este deci nu numai reducerea lungimii totale a conexiunilor, dar și păstrarea întârzierii maxime a fiecărei conexiuni sub o anumită valoare limită.

Algoritmii de rutare detaliată trebuie să țină cont de un set dat de restricții. Principalele tipuri de restricții sunt: a) restricții de plasare, b) numărul straturilor de rutare, și c) restricții geometrice.

## 5.4 Sinteza metodelor de rutare

### 5.4.1 Prezentarea sintetică a metodelor de rutare globală

În cazul *rutării globale*, metodele raportate în literatură se pot împărți în patru categorii principale: 1) metode secvențiale; 2) metode de căutare aleatoare; 3) metoda programării liniare; 4) metoda descompunerii ierarhice.

O etapă importantă de pregătire a rutării globale este *determinarea regiunilor de rutare*. Cai și Otten [34] au descris un algoritm pentru conversia joncțiunilor de tip + în joncțiuni de tip T în cazul circuitelor cu macro-celule. Cai și Wong [35] au elaborat un algoritm pentru definirea regiunilor de rutare ca și canale dreptunghiulare și blocuri de comutare.

O altă problemă importantă întâlnită în timpul rutării globale, ca și la rutarea detaliată, este cea a construirii unui *arbore Steiner* pentru fiecare conexiune. Există numeroase lucrări asupra acestui subiect, fiind descrise metode euristice pentru găsirea unui arbore Steiner apropiat de cel optim, într-un timp rezonabil [60] [99] [148].

Chiang *et al.* [54] au propus utilizarea *arborilor Steiner ponderați* pentru rutarea globală. Aceeași autori au descris în [53] o metodă de rutare globală bazată pe *arbori Steiner min-max*, care au muchiile de pondere maximă minimizezate. Conexiunile sunt ordonate mai întâi pe baza criteriilor de lungime, multiplicitate și importanță. Pentru fiecare conexiune se construiește apoi un arbore Steiner min-max.

*Metoda de călire simulată* a fost utilizată și pentru rutarea globală, mai întâi de Vecchi și Kirkpatrick, iar apoi de Sechen și Sangiovanni-Vincentelli [151], în cadrul pachetului de programe TimberWolf. Acest pachet este destinat pentru plasarea și rutarea globală a circuitelor cu celule standard.

Pentru rutarea circuitelor VLSI au fost utilizate metode de *programare liniară*. Vannelli [172] a descris o modificare a metodei punctului interior a lui Karmakar pentru rezolvarea problemei de rutare globală. Spre deosebire de abordările bazate pe metoda simplex, metoda propusă permite reducerea semnificativă a dimensiunii problemei pe măsura evoluției algoritmului.

În scopul reducerii complexității problemei de rutare globală, au fost propuse *metode ierarhice*, care efectuează o descompunere ierarhică a problemei în mai multe subprobleme, acestea fiind soluționate individual. Soluțiile parțiale sunt combinate apoi pentru a produce o soluție a problemei globale originale. Metodele propuse independent de Marek-Sadowska și Lauther sunt similare, soluțiile generate fiind superioare celorlalte metode ierarhice raportate [146].

Viteza circuitelor este influențată în mare măsură de întârzierile datorate interconexiunilor. Aceasta a determinat apariția unor sisteme de proiectare în care accentul se pune pe *maximizarea performanțelor*, în special pe reducerea întârzierilor de interconectare. Pentru a se evita întârzierile mari pe căile critice, au existat încercări pentru a controla etapa de rutare globală de cerințele de timp ale circuitelor. Jackson, Kuh și Marek-Sadowska au raportat o metodă ierarhică pentru rutarea controlată de restricțiile de timp [60].

Cong *et al.* [60] au raportat o metodă de rutare globală cu minimizarea simultană a lungimii totale de interconectare și a întârzierii maxime de interconectare. Această metodă este bazată pe arbori de rutare cu rază limitată, pentru construcția acestora utilizându-se euristici bazate pe algoritmul lui Prim pentru arbori de acoperire minimi. Aceeași autori au elaborat o metodă care minimizează simultan lungimea totală de interconectare și întârzierea maximă (indicată de raza arborelui).

Shragowitz și Keal au formulat rutarea globală cu ajutorul unui model de *rețea de flux* [146]. Soluția este obținută în două etape. În prima etapă, este soluționată problema fără a ține cont de restricții. În a doua etapă, se aplică o procedură iterativă

în care, la fiecare iterație, este rerutată conexiunea pentru care rezultă o reducere maximă a fluxului.

În mod tradițional, rutarea globală a fost utilizată pentru elaborarea unui plan de rutare care va fi executat de rutarea detaliată. O altă utilizare a rutării globale este pentru *verificarea soluțiilor obținute în urma plasării*. Rutarea globală este utilizată pentru controlul procedurii de plasare în sensul producerii unei plasări rutabile. Una din lucrările elaborate în acest sens se datorează lui Shragowitz *et al.*, în care se descrie un algoritm constructiv de plasare controlat de rutarea globală [146].

Pentru rezolvarea problemei de rutare globală au fost utilizate și *metode netradiționale*: rețele neuronale artificiale, algoritmi paraleli, evoluția simulată. Shih *et al.* [154] au utilizat o rețea neuronală artificială cu două straturi. Un strat este utilizat pentru minimizarea lungimii conexiunilor și pentru obținerea unei distribuții uniforme a conexiunilor în cadrul canalelor de rutare. Al doilea strat este utilizat pentru a impune restricțiile privind capacitățile canalelor.

Rutarea este în general un proces mare consumator de timp. Majoritatea soluțiilor propuse permit o implementare paralelă. Rose [140] a descris un algoritm de rutare globală pentru celule standard, *LocusRoute*, și implementarea paralelă a acestui algoritm. În implementarea paralelă raportată, Rose a descris două strategii pentru paralelizarea procesului de rutare. Prima strategie constă în rutarea mai multor conexiuni în paralel. În a doua strategie, se evaluează în paralel mai mulți arbori de rutare pentru fiecare conexiune.

#### 5.4.2 Prezentarea sintetică a metodelor de rutare detaliată

*Rutarea detaliată* poate fi împărțită în *rutare detaliată generală* și *rutare detaliată cu restricții*. Rutarea detaliată cu restricții poate fi împărțită la rândul ei în rutare prin *canale* și rutare prin *blocuri de conexiune*.

Una din metodele cele mai utilizate de *rutare detaliată generală* este *rutarea labirint*, algoritmul cel mai cunoscut fiind cel elaborat de Lee. Dezavantajul acestui algoritm este necesarul ridicat de memorie și timp de execuție. Pentru eliminarea acestor dezavantaje au fost propuse diferite tehnici. Hadlock a sugerat o nouă tehnică de etichetare a celulelor bazată pe numere de deturnare [146]. Soukup a sugerat adăugarea unei căutări în adâncime.

O altă metodă de rutare detaliată generală este rutarea prin *căutarea liniilor*. Prin această metodă se elimină necesarul ridicat de memorie al algoritmului Lee, deoarece spațiul de rutare este reprezentat prin segmente de linii. Spre deosebire de algoritmul Lee, în acest caz se efectuează căutarea în adâncime. Principalii algoritmi au fost propuși de Mikami și Tabuchi, respectiv Hadlock.

Pentru *rutarea prin canale*, Deutch a propus un algoritm pentru evitarea buclilor în graful constrângerilor verticale și pentru reducerea densității canalului. Aceasta se realizează prin divizarea segmentelor orizontale ale unei conexiuni, cu efectul minimizării numărului de piste orizontale. Divizarea orizontală a unei conexiuni poate fi realizată numai în pozițiile terminalelor. Algoritmul Deutch divizează fiecare conexiune multipin în segmente orizontale individuale.

O euristică de tip *greedy* pentru rutarea prin canale a fost propusă de Rivest și Fiduccia. Acest algoritm rutează canalul coloană cu coloană începând din stânga. În fiecare coloană algoritmul aplică o secvență de euristici inteligente pentru maximizarea numărului de piste disponibile în următoarea coloană. Nu se utilizează constrângeri orizontale sau verticale, deciziile fiind luate local, la nivelul coloanei.

Un algoritm de rutare prin canale bazat pe *sortare* a fost propus de Chaudry și Robinson [47]. Această metodă presupune că interconexiunile pot fi rutate nu numai orizontal și vertical, ci și la 45° și 135°. Algoritmul utilizează sortarea bubble.

O euristică pentru rutarea prin canale care asignează interconexiunile pistă cu pistă într-un mod *greedy* a fost propusă de Ho *et al.* [92]. Structura de date și strategia utilizată sunt simple și pot fi generalizate pentru obținerea unei clase de euristici pentru rutarea prin canale. Acest algoritm are posibilitatea de revenire prin care cresc șansele de efectuare a rutării complete cu un număr minim de piste.

## 5.5 Rutarea globală

### 5.5.1 Regiuni de rutare

Definirea regiunilor de rutare constă în partiționarea spațiului de rutare într-un set de regiuni dreptunghiulare care nu se intersectează, numite *canale*. Pot exista două tipuri de canale: orizontale și verticale. În cele mai multe cazuri, canalele orizontale și verticale pot veni în contact prin intersecții în formă de T. Definirea și ordonarea canalelor este o parte esențială a procesului de proiectare fizică, reprezentând legătura între plasare, rutarea globală și rutarea detaliată.

### 5.5.2 Rutarea globală secvențială

Rutarea globală secvențială este metoda cea mai des utilizată. După ce au fost identificate canalele de rutare și a fost construit graful de rutare corespunzător, rutarea globală se continuă astfel. Pentru fiecare conexiune, se marchează vârfurile grafului de conectivitate al canalelor în care conexiunea respectivă are pini. Deci, rutarea conexiunii se reduce la identificarea unui arbore care acoperă vârfurile marcate.

Dacă conexiunea are pini doar în două vârfuri ale grafului, problema se reduce la determinarea căii celei mai scurte între vârfurile marcate. Dacă graful este un graf de caroiaj, se poate utiliza algoritmul lui Lee. Pentru toate cele trei modele de grafuri, se poate utiliza algoritmul lui Dijkstra pentru determinarea căii celei mai scurte.

În general, conexiunile au mai mult de doi pini. Determinarea căii celei mai scurte care acoperă trei sau mai multe noduri constituie problema arborelui Steiner.

#### 5.5.2.1 Problema arborelui Steiner

Fie  $M$  un set de vârfuri marcate. Un arbore care conectează toate vârfurile din  $M$  ca și alte vârfuri din  $G$  care nu sunt în  $M$  este numit un *arbore Steiner*. Un *arbore Steiner minim* este un arbore Steiner cu o lungime minimă. Problema arborelui Steiner este NP-completă. În literatură au fost publicate diferite metode euristice pentru determinarea arborelui Steiner. Cele mai multe dintre acestea utilizează o variantă modificată a algoritmului Dijkstra pentru determinarea căii celei mai scurte sau o variație a algoritmului Lee pentru rutarea de tip labirint. De obicei, o asemenea euristică este de tip *greedy* și se execută astfel. Se selectează mai întâi unul din vârfurile marcate. Se identifică apoi calea cea mai scurtă la oricare din vârfurile marcate rămase. Apoi este selectat unul din vârfurile marcate rămase și este identificată calea cea mai scurtă de la acest vârf la oricare din vârfurile arborelui parțial. Acest proces continuă până când se procesează toate vârfurile marcate.

#### 5.5.2.2 Rutarea globală prin metoda parcurgerii labirintului

Primul pas al rutării globale este modelarea regiunilor de rutare. Zonele orizontale și verticale de rutare sunt definite prin extinderea muchiilor orizontale și verticale ale celulelor plasate până la marginea suprafeței. Regiunile de rutare ale acestui model reprezintă intersecțiile dintre zonele orizontale și verticale de rutare. În acest caz, nu se garantează ca regiunile de rutare să fie canale.



După identificarea canalelor (regiunilor) de rutare, etapa următoare este asignarea de conexiuni acestor regiuni. Pentru aceasta, canalele sunt modelate printr-un *graf de conectivitate al canalelor*. Pentru rutarea cu două straturi, fiecărui nod  $i$  se asignează două ponderi reprezentând capacitatea orizontală (lățimea) și capacitatea verticală (lungimea) canalului corespunzător.

În cazul rutării globale *independente de ordine*, fiecare conexiune este rutată independent de toate celelalte conexiuni. Se identifică apoi zonele congestionate și conexiunile afectate sunt rerutate, penalizând căile care trec prin aceste zone. Această metodă nu necesită ordonarea conexiunilor și reduce în mod considerabil complexitatea spațiului de căutare, deoarece singurele obstacole sunt celulele. Totuși, poate fi necesar un număr mare de iterații pentru găsirea unei soluții fezabile.

În cazul rutării globale *dependente de ordine*, mai întâi se ordonează conexiunile conform anumitor criterii. Apoi conexiunile sunt rutate în ordinea rezultată, actualizând spațiul de rutare disponibil după fiecare conexiune. Căutarea este mai complexă, deoarece numărul de obstacole este mai mare. Ambele metode sunt oarecum similare prin faptul că ele încearcă identificarea unui arbore Steiner pentru o conexiune la un moment dat.

### 5.5.2.3 Rutarea globală utilizând arbori Steiner ponderați

Fie un set de conexiuni cu terminale multiple  $\eta = \{N_1, \dots, N_n\}$  pentru care trebuie executată rutarea globală. Presupunem că suprafața de rutare este divizată în regiuni dreptunghiulare. Fiecare conexiune  $N$  cu  $k$  terminale este specificată printr-un  $k$ -tuplu  $(R_1, \dots, R_k)$ , unde  $R_i$ ,  $1 \leq i \leq k$ , sunt regiunile conținând terminalele conexiunii  $N$ . Regiunile  $R_i$  nu sunt neapărat distincte, deoarece o conexiune poate avea mai multe terminale într-o regiune. Pentru rutarea globală, pentru fiecare conexiune trebuie specificată o secvență de regiuni prin care va trece conexiunea respectivă.

Se consideră o divizare a planului într-o colecție de regiuni  $R = \{R_1, \dots, R_m\}$ . Regiunii  $R_i$  îi este asignată o pondere pozitivă  $w_i$ . Se consideră o cale  $P$  care conectează două puncte  $p_a$  și  $p_b$ , trecând prin diferite regiuni. Se notează cu  $\ell_i$  lungimea căii  $P$  în regiunea  $R_i$ , deci  $\ell_i = |P \cap R_i|$ . Ponderea căii  $P$  este  $W(P) = \sum \ell_i w_i$ .

Fiind dat un set de puncte  $P$  din  $R$ , problema este de a obține un arbore Steiner cu pondere minimă care interconectează punctele din  $P$ . Se consideră numai căi rectiliniiare. Aceasta este problema *arborelui Steiner rectilinar ponderat*. Pentru a găsi o cale cu pondere minimă între două puncte  $p_a$  și  $p_b$  din  $R$ , se construiește un graf  $G$ , numit *graful de căutare* al  $R$ . Acest graf se obține prin extinderea marginilor fiecărei regiuni până când ele ajung la marginea exterioară sau la un obstacol. Noua configurație este notată cu  $D$ . Intersecțiile segmentelor de linie din  $D$  definesc vârfurile grafului  $G$ , iar liniile care le interconectează definesc muchiile grafului.

Fiind dat un set de puncte  $Q$ , se poate obține un graf de căutare  $G_Q$  în  $(R, Q)$  după cum urmează. Se începe cu  $D$ , căruia i se adaugă setul de puncte  $Q$ . Se extind apoi segmentele de linii orizontale și verticale de la fiecare punct din  $Q$  până când fiecare segment ajunge la un obstacol sau la margine. Noua configurație este notată  $D_Q$ . Intersecțiile segmentelor de linie din  $D_Q$  definesc vârfurile grafului  $G_Q$ , iar segmentele de linie care le interconectează definesc muchiile grafului  $G_Q$ .

### 5.5.2.4 Rutarea globală orientată pe performanțe

Odată cu progresele înregistrate în tehnologia de fabricație a circuitelor VLSI, întârzierile datorate interconexiunilor au devenit semnificative pentru viteza circuitelor. De aceea, interconexiunile din cadrul unui circuit integrat și dintre circuite au un rol

major în determinarea performanțelor sistemelor digitale. Aceasta a determinat apariția unor sisteme de proiectare în care accentul se pune pe maximizarea performanțelor. Deși majoritatea cercetărilor în acest domeniu au ca temă problema de plasare, există unele lucrări și în domeniul rutării globale.

Cong *et al.* [60] au descris un algoritm de rutare globală orientat pe performanțe pentru celule standard și macro-celule. Această metodă este bazată arbori de rutare cu rază limitată, pentru construcția acestora utilizându-se euristici bazate pe algoritmul lui Prim pentru arbori de acoperire minimi. Metoda permite proiectantului un control al importanței relative a costului rutării și a întârzierilor de interconectare. Aceeași autori au elaborat o metodă care minimizează simultan lungimea totală de interconectare (indicată de costul arborelui) și întârzierea maximă (indicată de raza arborelui).

### 5.5.3 Rutarea globală prin metoda călirii simulate

Prima aplicare a metodei de călire simulată pentru rutarea globală a fost raportată de Vecchi și Kirkpatrick, autorii formulând problema ca o programare liniară întreagă, unde capacitățile fiecărei muchii sunt egale cu unu [146]. Sunt considerate numai conexiuni cu două terminale. Funcția de cost utilizată este suma pătratelor încărcărilor tuturor regiunilor de rutare.

În această secțiune, se descrie rutarea globală utilizată în pachetul de programe TimberWolf. După faza de plasare inițială, programul TimberWolf continuă cu rutarea globală. Rutarea globală este soluționată în două etape. Obiectivul primei etape este asignarea unor conexiuni canalelor de rutare orizontale astfel încât să se minimizeze densitățile canalelor. La sfârșitul acestei etape, sunt identificate toate conexiunile care pot fi asignate unui canal adiacent. Scopul etapei a doua este reducerea densității canalelor prin modificarea asignării canalelor pentru conexiunile identificate anterior.

După rutarea globală, TimberWolf execută rafinarea plasării prin interschimbarea aleatoare a celulelor învecinate. După fiecare interschimbare, se execută ambele etape ale rutării globale pentru rerutarea conexiunilor afectate de interschimbare. Metoda călirii simulate este utilizată numai în a doua etapă a rutării globale, ca și în faza de rafinare a plasării.

### 5.5.4 Rutarea globală prin metoda programării întregi

Rutarea globală este formulată ca o problemă de programare întreagă 0-1. Suprafața de rutare este modelată ca un graf de caroiaj, unde fiecare nod reprezintă o celulă de caroiaj (super-celulă) [146]. Se presupune că marginea dintre două celule de caroiaj adiacente  $l$  și  $k$  are o capacitate de  $c_{l,k}$  piste. Aceasta corespunde unei ponderi pozitive  $c_{l,k}$  a muchiei de legătură dintre nodurile  $l$  și  $k$  din graful de caroiaj. Pentru fiecare conexiune  $i$ , trebuie identificate modurile diferite de rutare ale conexiunii. Se presupune că pentru fiecare conexiune  $i$  există  $n_i$  arbori posibili de rutare  $t_1^i, t_2^i, \dots, t_{n_i}^i$ .

Pentru un graf de caroiaj cu  $M$  muchii și  $T$  arbori, arborii de rutare ai tuturor conexiunilor se pot reprezenta printr-o matrice 0-1  $A_{M \times T} = [a_{i,p}]$ , unde:

$$a_{i,p} = \begin{cases} 1 & \text{dacă muchia } i \text{ aparține arborelui } t_j^i \text{ și lui } p, \text{ conform ecuației (5.6)} \\ 0 & \text{în caz contrar;} \end{cases} \quad (5.5)$$

$$p = \sum_{m=1}^{l-1} n_m + k, \quad (5.6)$$

și

$$T = \sum_{i=1}^N n_i \quad (5.7)$$

$N$  fiind numărul de conexiuni.

Astfel, o formulare posibilă a rutării globale ca o problemă de programare întreagă este:

$$\left\{ \begin{array}{ll} \min \sum_{i=1}^N \sum_{j=1}^{n_i} g_{i,j} x_{i,j} & \text{cu condițiile:} \\ \sum_{j=1}^{n_i} x_{i,j} = 1 & 1 \leq i \leq N \\ \sum_{k=1}^N \sum_{l=1}^{n_k} a_{i,p} x_{l,k} \leq c_i & 1 \leq i \leq M, p \text{ definit în (5.6)} \\ x_{k,j} = 0,1 & 1 \leq k \leq N, \text{ și } 1 \leq j \leq n_k \end{array} \right. \quad (5.10)$$

## 5.6 Rutarea detaliată

Rutarea detaliată este etapa următoare rutării globale. În această etapă se asignează fiecărei conexiuni piste particulare din cadrul regiunilor de rutare. Rutarea detaliată se poate împărți în rutare detaliată *generală* și rutare detaliată *restricționată*. În cazul rutării generale se impun un număr foarte redus de restricții asupra problemei de rutare, și este rutată o singură conexiune la un moment dat. Pe de altă parte, rutarea restricționată necesită anumite constrângeri asupra problemei de rutare, ca de exemplu zone rectangulare libere cu toți pinii aflați la periferie. Rutarea detaliată restricționată se poate împărți la rândul ei în rutare prin *canale* și rutare prin *blocuri de comutare*.

### 5.6.1 Rutarea detaliată generală

#### 5.6.1.1 Rutarea labirint

O clasă de metode de rutare cu scop general care utilizează un model de grilă este reprezentată de rutarea labirint. Suprafața de rutare este împărțită în celule printr-o rețea de grile. Toate porturile și conexiunile sunt aliniate pe această grilă. Conectarea a două puncte se realizează prin determinarea unei secvențe de celule adiacente de la un punct la celălalt.

Unul din cei mai utilizați algoritmi pentru găsirea unei căi între două puncte pe o grilă cu obstacole este algoritmul introdus de Lee. O caracteristică a acestui algoritm este că dacă există o cale între două puncte, aceasta va fi găsită, și se garantează că aceasta este calea cea mai scurtă. Există trei faze în cadrul execuției algoritmului. Prima fază constă în etichetarea grilei, fiind numită faza de umplere sau de propagare a undelor. Perechea de celule care trebuie conectate este etichetată cu  $S$  și  $T$ . În această fază, în timpul pasului  $i$ , celulele libere aflate la distanța Manhattan  $i$  de la celula  $S$  sunt etichetate cu  $i$ . A doua fază a algoritmului este numită faza de căutare a sursei. Această procedură este inversa procedurii de umplere. În această fază este găsită calea cea mai scurtă. A treia fază este numită ștergerea etichetelor. În această fază etichetele tuturor celulelor, cu excepția celor utilizate pentru calea găsită, sunt șterse pentru interconexiunile următoare.

#### 5.6.1.2 Rutarea prin metoda căutării liniilor

Unul din principalele dezavantaje ale algoritmului Lee și a variantelor sale este dimensiunea ridicată a memoriei necesare pentru reprezentarea suprafeței de rutare sub formă de grilă. Algoritmii de căutare a liniilor elimină acest dezavantaj.

Ideea principală a acestor algoritmi este următoarea. Se presupun două puncte  $S$  și  $T$  care trebuie conectate, și se consideră că inițial nu există obstacole pe suprafața de rutare. Dacă se trasează o linie verticală care trece prin  $S$  și o linie orizontală care

trece prin  $T$ , cele două linii se vor intersecta și vor indica o cale Manhattan între  $S$  și  $T$ . Dacă există obstacole, trebuie efectuate operații suplimentare pentru a găsi o cale între  $S$  și  $T$ .

Spre deosebire de algoritmul Lee, care efectuează o căutare în lățime, algoritmi de căutare a liniilor efectuează o căutare în adâncime. De aceea, acești algoritmi nu garantează găsirea căii celei mai scurte, și pot necesita mai multe reveniri. În practică algoritmi de căutare a liniilor au o rată de completare a rutării similară cu algoritmul Lee, cu deosebirea că atât necesarul de memorie, cât și timpul de execuție este considerabil mai redus. Aceasta deoarece spațiul de rutare nu este memorat sub forma unei matrici, ci sub forma unor segmente de linii.

## 5.6.2 Rutarea prin canale

### 5.6.2.1 Definirea problemei de rutare prin canale

Un canal de rutare este definit printr-o regiune dreptunghiulară cu două rânduri de terminale de-a lungul marginilor de sus și de jos. Fiecărui terminal  $i$  se asociază un număr între 0 și  $M$ . Aceste numere reprezintă etichetele punctelor unei grile verticale, puncte aflate pe marginile de sus și de jos ale regiunii dreptunghiulare. Terminalele având aceeași etichetă  $i$  ( $1 \leq i \leq M$ ) trebuie conectate prin interconexiunea  $i$ .

În general sunt disponibile două sau trei straturi pentru rutare. Segmentele de conexiuni orizontale numite *trunchiuri* sunt dispuse de-a lungul pistelor, iar segmentele de conexiuni verticale numite *ramuri* conectează trunchiurile la terminale.

Sarcina programului de rutare prin canale este de a specifica pentru fiecare conexiune un set de segmente de interconectare orizontale și verticale, ale căror puncte de sfârșit se află pe terminale sau pe pistele canalului. În cazul celulelor standard, obiectivul este de a se utiliza un număr minim de piste pentru efectuarea rutării complete. De aceea, numărul de piste necesare trebuie determinat de programul de rutare. În cazul rețelelor de porți obiectivul este de a se finaliza rutarea utilizând un număr specificat de piste.

### 5.6.2.2 Grafuri de constrângeri

Fiecărei probleme de rutare prin canale  $i$  se pot asocia două grafuri de constrângeri, dintre care una modelează constrângerile orizontale, iar cea de-a doua modelează constrângerile verticale. În cazul ambelor grafuri, fiecare conexiune este reprezentată printr-un vârf.

*Graful constrângerilor orizontale*  $GCH(V, E)$  este un graf nedirecționat în care un vârf  $i \in V$  reprezintă conexiunea  $i$  și muchia  $(i, j) \in E$  dacă segmentele orizontale ale conexiunii  $i$  și conexiunii  $j$  se suprapun.

*Graful constrângerilor verticale*  $GCV(V, E)$  este un graf direcționat în care fiecare nod  $i \in V$  corespunde conexiunii  $i$ , și fiecare coloană verticală introduce o muchie  $(i, j) \in E$  dacă și numai dacă conexiunea  $i$  are un pin în partea de sus a canalului și conexiunea  $j$  are un pin în partea de jos a canalului, în aceeași coloană.

### 5.6.2.3 Algoritmul marginii din stânga

Cele mai multe soluții ale problemei de rutare prin canale se bazează pe algoritmul marginii din stânga, existând diferite extensii și variații ale acestei tehnici. În această secțiune se va prezenta algoritmul de bază. Acest algoritm de rutare a fost propus de Hashimoto și Stevens. Algoritmul încearcă să maximizeze plasarea segmentelor orizontale în fiecare pistă. Segmentele conexiunilor sunt sortate în ordine

creștătoare a distanței marginii din stânga a acestora față de marginea din stânga a canalului. Algoritmii de bază impun restricția ca fiecare conexiune să fie formată dintr-un singur trunchi, și ca trunchiurile să fie rutate pe un strat, iar ramurile să fie rutate pe celălalt strat.

Procedura de asignare a trunchiurilor la segmente este următoarea. După sortarea conexiunilor în modul descris mai sus, algoritmul selectează trunchiul corespunzător primei conexiuni și îl plasează în prima pistă de jos, eliminând apoi conexiunea din listă. Algoritmii parcurge apoi lista rămasă pentru a găsi prima conexiune care nu se suprapune cu conexiunea plasată. Dacă o asemenea conexiune este găsită, ea este plasată în aceeași pistă. Procesul este repetat până când nu se mai pot plasa conexiuni în prima pistă. Algoritmii continuă apoi cu plasarea conexiunilor în pista 2 și apoi în celelalte piste, până când vor fi plasate toate conexiunile din listă.

#### 5.6.2.4 Algoritmii Yoshimura și Kuh

Dacă există o cale  $n_1-n_2-n_3-\dots-n_k$  în graful constrângerilor verticale, atunci nu pot fi plasate două conexiuni dintre  $\{n_1, n_2, n_3, \dots, n_k\}$  în aceeași pistă. Astfel, dacă cea mai lungă cale din punctul de vedere al numărului de noduri este  $k$ , sunt necesare cel puțin  $k$  piste orizontale pentru realizarea interconexiunilor.

Yoshimura și Kuh au elaborat doi algoritmi de rutare prin canale. Primul algoritm utilizează graful  $GCV$  și reprezentarea prin zone a grafului  $GCH$ , încercând să minimizeze calea cea mai lungă din  $GCV$ . Aceasta se realizează prin fuzionarea nodurilor din  $GCV$  (care corespund conexiunilor), astfel încât după fuzionare lungimea căii celei mai lungi este minimizată. Această fuzionare este realizată cu scopul de a minimiza densitatea canalelor. Al doilea algoritm propus de Yoshimura și Kuh realizează minimizarea căii celei mai lungi prin tehnici de combinare într-un graf bipartit.

## 5.7 Rutarea circuitelor FPGA

Rutarea circuitelor FPGA este mai dificilă decât rutarea clasică, deoarece poziția segmentelor utilizate pentru interconexiuni este fixă, iar interconectarea segmentelor este posibilă numai în locuri predefinite. La anumite arhitecturi FPGA cantitatea resurselor de rutare este redusă, ceea ce impune limitări asupra numărului alternativelor de rutare pentru o conexiune. În cazul circuitelor FPGA cu o conectivitate limitată, rezolvarea conflictelor de rutare este esențială pentru obținerea unei rutări complete.

### 5.7.1 Problema de rutare a circuitelor FPGA

Metodele obișnuite de rutare globală sau detaliată nu sunt adecvate pentru circuitele FPGA. Din aceste motive, sunt necesare metode specifice pentru rutarea circuitelor FPGA.

*Problema de rutare a circuitelor FPGA* poate fi definită astfel: Fiind dată o arhitectură FPGA împreună cu o configurație de asignare a pinilor blocurilor logice și o colecție de conexiuni între pini, să se ruteze toate conexiunile fără a se depăși resursele de rutare disponibile ale circuitului.

### 5.7.2 Rutarea prin expandarea grafului

Această metodă de rutare detaliată a fost elaborată la Universitatea din Toronto, fiind implementată în cadrul programului de rutare *CGE (Coarse Graph Expansion)* [27]. *CGE* presupune că în prealabil a fost efectuată rutarea globală cu scopul de a echilibra densitatea canalelor de rutare. Rezultatele arată că programul *CGE* poate ruta circuite de dimensiuni relativ mari utilizând un număr de piste apropiat de numă-

rul minim determinat de programul de rutare globală. Programul de rutare *CGE* poate fi utilizat pentru diferite arhitecturi de circuite constând dintr-o rețea bidimensională de celule logice interconectate prin canale de rutare verticale și orizontale.

Algoritmul de rutare *CGE* constă din două faze. În *faza 1*, *CGE* expandează fiecare graf grosier și memorează un subset al modurilor posibile în care conexiunea poate fi implementată. Pentru fiecare graf  $G(V, A)$ , faza de expandare produce un graf expandat, numit  $D(N, E)$ . Muchiile acestui graf sunt etichetate cu un număr care se referă la un segment specific de interconectare din circuitul FPGA. În *faza 2*, *CGE* plasează toate căile de la toate grafurile expandate într-o singură listă de căi. Pe baza unei funcții de cost, algoritmul selectează apoi căi din această listă. Fiecare din acestea definește calea detaliată a conexiunii corespunzătoare.

### 5.7.3 Rutarea pe baza grafurilor cu ponderi multiple

Alexander și Robins [2] au propus o abordare unitară pentru rutarea circuitelor FPGA, care permite optimizarea simultană a unor obiective multiple. Această abordare se bazează pe utilizarea unor grafuri multi-ponderate. Metoda combină tehnici de rutare atât geometrice, cât și combinatoriale, utilizând avantajele ambelor.

Pentru cele două categorii se pot alege diferite metode existente, rezultând o metodă hibridă. Pentru rutarea geometrică, în [2] s-a ales metoda de rutare 1-Steiner iterată a lui Kahng și Robins [99], iar pentru rutarea bazată pe grafuri s-a ales metoda Kou, Markowsky și Berman (*KMB*) de aproximare a arborilor Steiner. Metoda hibridă rezultată este numită algoritm 1-Steiner iterat pentru grafuri (*Graph Iterated 1-Steiner - G1S*).

Metoda *G1S* este în principiu o adaptare a metodei 1-Steiner iterate pentru grafuri. Însă, atunci când trebuie acoperit un subset  $N$  al nodurilor dintr-un graf, noțiunea arborelui de acoperire minim nu mai este bine definită. În esență, un arbore de acoperire pentru  $N$  este acum un arbore Steiner, care nu mai poate fi construit într-un mod eficient, deoarece problema este NP-completă. Această dilemă poate fi rezolvată prin înlocuirea construcției *MST* cu construcția *KMB*. Astfel, fiind dat un graf  $G = (V, E)$ , conexiunea  $N \subseteq V$ , și un set de puncte Steiner candidate, se poate defini reducerea costului ca fiind:

$$\Delta \overline{KMB}_G(N, S) = \overline{KMB}_G(N) - \overline{KMB}_G(N \cup S) \quad (5.13)$$

Algoritmul *G1S* începe prin construirea arborelui *KMB*. Apoi, în fiecare iterație se determină noduri Steiner candidate care reduc costul total *KMB*, noduri care sunt incluse în setul de noduri Steiner  $S$ . Costul arborelui *KMB* peste  $N \cup S$  se va reduce cu fiecare nod adăugat, construcția fiind terminată atunci când nu mai există  $x \in V$  cu  $\Delta \overline{KMB}(N \cup S, \{x\}) > 0$ .

## 5.8 Algoritm propus pentru rutarea circuitelor FPGA Atmel 6000

### 5.8.1 Arhitectura de rutare a circuitelor FPGA Atmel 6000

Arhitectura *Atmel* este formată dintr-o rețea simetrică de celule identice. Rețeaua este continuă de la o margine a circuitului la alta, cu excepția repetoarelor de magistrală care sunt amplasate la o distanță de opt celule [7]. Magistralele permit o comunicație rapidă și eficientă pe distanțe medii și lungi. Există două tipuri de magistrale: magistrale locale și magistrale expres.

Magistralele locale reprezintă legătura dintre celule și rețeaua de interconexiuni. Există două magistrale locale pentru fiecare coloană de celule (NS1, NS2), și două

magistrale locale pentru fiecare linie de celule (EW1, EW2). Într-un sector de opt celule fiecare magistrală locală este conectată la fiecare celulă din coloana sau linia respectivă. În plus, fiecare celulă are posibilitatea de a ruta un semnal între magistralele NS1 și EW1, sau între magistralele NS2 și EW2 (întoarcere de 90°).

Magistralele expres nu sunt conectate direct la celule, asigurând astfel o viteză mai ridicată. Fiecărei magistrale locale îi corespunde o magistrală expres, astfel încât există două magistrale expres pentru fiecare coloană și două magistrale expres pentru fiecare linie de celule.

Fiecare magistrală locală și expres este divizată în segmente de către unități de conectare, numite *repetoare*, care sunt spațiate la un interval de opt celule. Repetoarele sunt aliniate în linii și coloane, partiționând astfel rețeaua în sectoare de 8×8 celule.

### 5.8.2 Modelarea circuitului printr-un graf

Pentru utilizarea unor tehnici bazate pe grafuri pentru problema de rutare a circuitelor FPGA, circuitul trebuie modelat mai întâi ca un graf, astfel încât topologia grafului să reflecte întreaga arhitectură a circuitului. Căile din acest graf corespund unor căi de rutare fezabile din circuit, și invers. Figura 5.1(a) prezintă o porțiune a arhitecturii circuitelor FPGA *Atmel*, iar Figura 5.1(b) ilustrează graful de rutare corespunzător.




Figura 5.1. (a) Arhitectura circuitelor FPGA *Atmel*. (b) Graful de rutare corespunzător.

### 5.8.3 Descrierea algoritmului de rutare

Algoritmul de rutare implementat execută simultan rutarea globală și cea detaliată. Un avantaj al acestei metode este că estimarea preliminară a rutării globale poate fi imediat corectată. De asemenea, algoritmul poate lua în considerare efectele secundare pe care le au deciziile de rutare luate pentru o conexiune asupra celorlalte conexiuni, rezolvând astfel conflictele de rutare.

Algoritmul de rutare ține cont de următoarele aspecte, care sunt specifice pentru arhitectura FPGA *Atmel*:

1. Pentru rutarea semnalelor pe distanțe scurte, algoritmul utilizează celule libere în locul magistralor. Magistralele sunt rezervate pentru rutarea semnalelor pe

distanțe mai mari, pentru semnale cu trei stări, sau pentru semnale cu un fan-out ridicat.

2. Algoritmul utilizează magistrale expres ori de câte ori este posibil.
3. Pentru creșterea performanțelor, algoritmul limitează numărul segmentelor magistrelor locale prin care trece un semnal și utilizează repetoarele numai dacă este necesar. Se efectuează ramificarea semnalului de pe o magistrală expres la magistrala locală la fiecare repetoare.

Fiecărui segment de interconectare al circuitului  $i$  se asociază două costuri: costul distanței ( $C_d$ ), care reflectă întârzierile de rutare asociate cu segmentul de interconectare, și costul competiției ( $C_c$ ), care contorizează legăturile care se află în competiție pentru același segment. Fiecărei căi din lista de conexiuni  $i$  se asociază de asemenea două costuri: suma costului distanțelor ( $S_d$ ) pentru segmentele căii și suma costului competiției ( $S_c$ ) pentru segmentele căii.

Algoritmul nu poate considera toate posibilitățile de interconectare din cadrul circuitului într-o singură etapă, în scopul reducerii necesarului de memorie și al timpului de execuție. Acesta este motivul pentru care se utilizează o metodă iterativă. În prima etapă se consideră numai acele căi posibile pentru o conexiune care corespund costului  $C_d$  minim. Dacă aceste căi sunt în conflict cu conexiunile deja rutate, algoritmul continuă căutarea pornind de la costul căii eșuate.

În prima etapă, se construiește graful de conectivitate pe baza structurii circuitului FPGA, iar apoi se construiește graful de rutare pe baza rezultatelor obținute după maparea tehnologică și plasare. Prin legături directe se desemnează acele legături care nu implică utilizarea unei magistrale.

În următoarea etapă, algoritmul încearcă divizarea conexiunilor în legături directe în cazul în care acestea nu trebuie să treacă prin mai mult de cinci celule. Pentru fiecare conexiune, algoritmul determină distanța minimă a căii de rutare, și memorează toate alternativele de rutare într-o listă a conexiunilor.

Algoritmul poate efectua două tipuri de optimizări: din punct de vedere al spațiului ocupat și din punct de vedere al vitezei. Pentru optimizarea din punctul de vedere al *spațiului*, algoritmul sortează mai întâi conexiunile după numărul alternativelor posibile de rutare (numărul căilor din graf, utilizând costul  $S_c$ ), astfel încât conexiunile care au un număr mai redus de alternative vor fi mai prioritare. Pentru optimizarea din punctul de vedere al *vitezei*, algoritmul sortează mai întâi conexiunile după lungimea lor (utilizând costul  $S_d$ ). Astfel, va determina ca liniile lungi să aleagă magistralele expres, care sunt mai rapide. Dintre toate conexiunile posibile, se alege cea cu costul  $S_c$  minim.

Funcția de cost utilizată în cazul optimizării pentru rutabilitate are rolul de a selecta o cale de rutare care va avea un efect negativ redus asupra conexiunilor rămase, din punct de vedere al rutabilității. Această funcție împiedică selectarea căilor care conțin segmente de interconectare pentru care există un număr mare de cereri.

## 5.9 Concluzii

În acest capitol a fost prezentată problema de rutare a circuitelor VLSI și FPGA, și a fost propus un algoritm de rutare pentru circuitele FPGA cu resurse limitate de rutare, în particular pentru circuitul FPGA *Atmel*. Rutarea se descompune de obicei în două etape: *rutarea globală* și *rutarea detaliată*.

Există diferite metode de *rutare globală*: metode secvențiale, metode aleatoare, metoda programării liniare și metoda descompunerii ierarhice. A fost prezentată metoda parcurgerii labirintului, o metodă de rutare globală orientată pe performanțe bazată arbori de rutare cu rază limitată, metoda de călire simulată, metoda programării întregi.



Au fost prezentate două metode de *rutare detaliată* generală: metoda parcurgerii labirintului și metoda căutării liniilor. Algoritmii de parcurgere a labirintului garantează găsirea căii celei mai scurte dacă o asemenea cale există. Din această categorie a fost descris algoritmul Lee, care necesită însă un timp de execuție ridicat și un necesar ridicat de memorie. Algoritmii de căutare a liniilor elimină aceste dezavantaje ale algoritmului Lee. Acești algoritmi garantează găsirea unei căi dacă o asemenea cale există, nu neapărat cea mai scurtă.

Dintre metodele de rutare prin canale, a fost descris algoritmul marginii din stânga și doi algoritmi elaborați de Yoshimura și Kuh. Primul algoritm utilizează fuzionarea nodurilor astfel încât după fuzionare lungimea căii celei mai lungi este minimizată. Al doilea algoritm minimizează lungimea căii celei mai lungi prin tehnici de potrivire într-un graf bipartit.

A fost definită problema de rutare pentru circuitele FPGA, punându-se în evidență modul în care această problemă este diferită de problema de rutare a circuitelor VLSI. În literatură a fost publicat un număr redus de programe de rutare pentru circuitele FPGA. Au fost prezentate două din acestea: rutarea prin expandarea grafului și rutarea bazată pe grafuri cu ponderi multiple.

În acest capitol s-a descris un algoritm de rutare care a fost conceput și implementat pentru circuitele FPGA *Atmel*. Algoritmii execută simultan rutarea globală și cea detaliată. Un avantaj al acestei metode este că estimarea preliminară a rutării globale poate fi imediat corectată. De asemenea, algoritmul poate lua în considerare efectele secundare pe care le au deciziile de rutare luate pentru o conexiune asupra celorlalte conexiuni, rezolvând astfel conflictele de rutare. Algoritmii poate efectua două tipuri de optimizări: din punct de vedere al spațiului ocupat și din punct de vedere al vitezei.

## 6. SISTEM CAD PENTRU PROIECTAREA SISTEMELOR NUMERICE CU CIRCUITELE FPGA ATMEL

### 6.1 Structura generală a sistemului CAD

Structura sistemului CAD care a fost implementat pentru proiectarea cu circuitele FPGA *Atmel* este prezentată în Figura 6.1.

Intrarea pentru sistemul CAD o constituie descrierea funcțională a sistemului numeric în limbajul *ABEL*. Această descriere este compilată prin apelarea modulului corespunzător al sistemului de dezvoltare *Easy-ABEL*. Fișierul generat, în formatul PLA, este optimizat cu ajutorul modulului *PLAOpt*, care minimizează logica astfel încât vor fi utilizați mai puțini termeni produs în circuitul utilizat pentru implementare. Se pot introduce diferite opțiuni de optimizare și de minimizare logică. În urma optimizării se obține de asemenea un fișier în formatul PLA. Acest fișier este translatat apoi într-un fișier de tip PDS, care conține ecuațiile sistemului numeric.

Modulele implementate ale sistemului CAD pornesc de la fișierul PDS. Pe baza acestuia se generează reprezentarea internă a sistemului sub forma unui graf. Pentru transformarea ecuațiilor într-o formă corespunzătoare circuitului FPGA, se execută etapa de mapare tehnologică. Etapa următoare este cea de plasare, în care se selectează locații specifice pentru fiecare celulă logică. Modulul de rutare efectuează alocarea resurselor de rutare în scopul interconectării celulelor logice, generându-se un fișier de configurare al circuitului. În final, structura circuitului configurat poate fi vizualizată în mod grafic.




Figura 6.1. Structura generală a sistemului CAD.

## 6.2 Descrierea proiectului

Descrierea proiectului se realizează în limbajul de descriere *ABEL-HDL* (*ABEL Hardware Description Language*). Acest limbaj a fost elaborat de firma *Data I/O*, pe baza limbajului de proiectare *ABEL*, reprezentând un standard industrial. Permite descrieri funcționale de nivel înalt, ca ecuații, tabele de adevăr, diagrame de stare.

Descrierile pot fi introduse fără a ține cont de arhitectura circuitului care va fi utilizat pentru implementare. Descrierile independente de arhitectură (care nu conțin declarații de dispozitive și declarații de numere de pini) trebuie să fie mai cuprinzătoare decât cele specifice pentru o anumită arhitectură.

## 6.3 Compilarea și optimizarea descrierilor

Compilarea este realizată prin apelarea modului *AHDL2PLA*, care convertește diagramele de stare și tabelele de adevăr în ecuații booleene, translatează vectorii de test, expandează macrourile și verifică sintaxa descrierii. Compilatorul realizează sinteza sistemului și generează un fișier în formatul PLA și un fișier cu vectorii de test. Dacă apar erori, tipul acestora și locul în care apar sunt scrise într-un fișier listing (\*.lst).

Optimizarea ecuațiilor se realizează cu ajutorul modului *PLAOpt*, care minimizează logica astfel încât vor fi utilizați mai puțini termeni produs în circuitul utilizat pentru implementare. Ecuațiile care vor fi minimizezate sunt citite din fișierul PLA, iar rezultatele sunt scrise în fișierul de ieșire, de asemenea în formatul PLA.

## 6.4 Generarea reprezentării interne

Din fișierul sursă conținând descrierea de intrare se generează o descriere intermediară utilizând compilatorul sistemului de dezvoltare *Easy-ABEL*. Această descriere este în formatul unui fișier .PDS, conținând ecuațiile sistemului descris. Fiecare ecuație din fișierul .PDS este analizată și se generează un graf, ale cărui noduri sunt componente logice de bază.

După construirea grafului fiecărei ecuații, noul graf trebuie adăugat grafului general al circuitului. O etapă importantă este eliminarea redundanțelor. În locul unor grafuri separate multiple, aceste grafuri sunt combinate într-unul singur, dacă este po-

sibil, încercându-se minimizarea numărului de noduri, și în consecință, complexitatea circuitului.

## 6.5 Maparea tehnologică

Maparea tehnologică este operația de transformare a unei reprezentări logice cu nivele multiple într-o interconexiune de elemente logice dintr-o bibliotecă dată de elemente. Această operație este o etapă importantă a sintezei circuitelor logice pentru diferite tehnologii, ca rețele de porți, celule standard, sau circuite FPGA. Calitatea circuitelor sintetizate depinde în mare măsură de această etapă.

Pentru sistemul CAD propus, maparea tehnologică implementată se bazează pe o metodă algoritmică. Algoritm de mapare tehnologică utilizat pornește de la reprezentarea internă a circuitului. Primele etape ale mapării tehnologice sunt partiționarea și decompoziția. Aceste etape au fost implementate în cadrul etapei de generare a reprezentării interne, rețeaua logică generată având proprietățile cerute. Rețeaua logică este deja descompusă, conținând numai componentele logice de bază [16]. De aceea, singura etapă care trebuie implementată este acoperirea, care include și etapa de potrivire booleană. Pentru acoperirea rețelei, trebuie să se ia în considerare setul de configurații logice disponibile în cadrul circuitului FPGA *Atmel 6002*.

## 6.6 Plasarea celulelor

Pentru plasare s-a implementat un algoritm care utilizează partiționarea pe baza tăieturii minime. Algoritm de plasare implementat utilizează bipartiționarea a cărei funcție obiectiv urmărește minimizarea lungimii interconexiunilor simultan cu minimizarea diferenței între numărul de conexiuni din cele două porțiuni. Această diferență este măsura care urmărește distribuția echilibrată a conexiunilor din cele două porțiuni. În cadrul algoritmului de plasare se aplică în mod recursiv bipartiționarea până când se ajunge la porțiuni care conțin o singură celulă a circuitului. Liniile de tăietură se aplică în mod alternativ, pe orizontală și pe verticală.

## 6.7 Rutarea circuitului

Algoritm de rutare implementat execută simultan rutarea globală și cea detaliată. Se elimină astfel dezavantajul legat de împărțirea problemei de rutare în două subprobleme, cea de rutare globală și de rutare detaliată, care conduce la rezultate globale care nu sunt optime. Un alt avantaj al acestei metode este că estimarea preliminară a rutării globale poate fi imediat corectată. De asemenea, algoritmul poate lua în considerare efectele secundare pe care le au deciziile de rutare luate pentru o conexiune asupra celorlalte conexiuni.

Pentru rutarea semnalelor pe distanțe scurte, algoritmul utilizează celule libere în locul magistralelor. Magistralele sunt rezervate pentru rutarea semnalelor pe distanțe mai mari, pentru semnale cu trei stări, sau pentru semnale cu un fan-out ridicat.

## 6.8 Concluzii

În acest capitol s-a prezentat un sistem CAD conceput și implementat pentru proiectarea sistemelor numerice utilizând circuitele FPGA din seria *Atmel 6000*. Sistemul CAD a fost implementat în limbajul C++, funcționând sub sistemul de operare Windows 95. Sistemul a fost conceput pe baza metodologiei de proiectare care a fost propusă în cadrul tezei, și integrează rezultatele obținute în studiul etapelor de partiționare, plasare și rutare. În plus, sistemul realizează maparea tehnologică pentru circuitul FPGA utilizat. A fost realizată de asemenea o interfață cu sistemul de proiectare

*EasyABEL*, interfață care permite descrierea sistemului numeric în limbajul *ABEL*, compilarea descrierii într-un set de ecuații și optimizarea acestora.

## 7. CONCLUZII FINALE

Obiectivul urmărit pe parcursul tezei l-a constituit studiul etapelor de proiectare fizică *pentru circuite FPGA cu resurse limitate de rutare*. Principala problemă pentru aceste circuite o reprezintă asigurarea rutabilității, și îndeplinirea acestui obiectiv este urmărită în trei etape importante ale procesului de proiectare fizică: *partiționare, plasare și rutare*. Dacă circuitele FPGA cu arhitecturi de rutare bazate pe canale segmentate, ca de exemplu circuitele FPGA Xilinx, sunt studiate în măsură mai mare în literatura de specialitate, circuitele cu resurse limitate de rutare au fost studiate într-o măsură foarte redusă. Teza aduce contribuții în acest domeniu.

*Contribuțiile teoretice* ale tezei sunt următoarele:

1. Elaborarea unei metodologii de proiectare asistată de calculator a sistemelor numerice pentru circuite FPGA cu resurse limitate de rutare. În metodologia propusă, asigurarea rutabilității circuitului este urmărită nu numai în cadrul etapei de rutare propriu-zisă, ci încă din etapa de partiționare, continuând cu etapa de plasare și apoi cea de rutare.
2. Propunerea unei metrici mai adecvate pentru partiționarea utilizată la plasarea circuitelor FPGA cu resurse limitate de rutare.
3. Elaborarea unui algoritm de partiționare care urmărește echilibrarea numărului de conexiuni din cadrul partițiilor, minimizând în același timp lungimea totală a interconexiunilor.
4. Elaborarea unui algoritm genetic pentru partiționare, cu un timp de execuție mai redus decât cel al unui algoritm bazat pe metoda călirii simulate, calitatea soluțiilor obținute fiind comparabilă cu cea obținută prin metoda călirii simulate.
5. Elaborarea și testarea unui algoritm de plasare pe baza bipartiționării, a cărei funcție obiectiv urmărește minimizarea lungimii interconexiunilor simultan cu distribuția echilibrată a conexiunilor din cele două porțiuni.
6. Propunerea unei secvențe de aplicare a liniilor de tăietură care este mai eficientă decât secvențele tradiționale, având ca efect o reducere a dimensiunii maxime a tăieturii, cât și a sumei totale a tăieturilor, deci implicit a lungimii totale a interconexiunilor.
7. Elaborarea unui algoritm genetic pentru plasarea circuitelor FPGA, având ca obiectiv atât reducerea lungimii totale a interconexiunilor, cât și asigurarea rutabilității circuitului.
8. Elaborarea unui algoritm de rutare pentru circuitele FPGA *Atmel*, având următoarele avantaje: executarea simultană a rutării globale și a celei detaliate, considerarea efectelor secundare pe care le au deciziile de rutare luate pentru o conexiune asupra celorlalte conexiuni, optimizarea atât din punct de vedere al spațiului ocupat, cât și din punct de vedere al vitezei.

*Contribuțiile practice* ale tezei sunt următoarele:

1. Implementarea și testarea algoritmilor de partiționare, plasare și rutare pentru circuitele FPGA cu resurse limitate de rutare.
2. Implementarea unui sistem CAD pentru proiectarea sistemelor numerice utilizând circuitele FPGA din seria *Atmel 6000*, sistem care se bazează pe me-

odologia de proiectare propusă în cadrul tezei, și integrează rezultatele obținute în studiul etapelor de partiționare, plasare și rutare. Sistemul conține în plus un program de mapare tehnologică pentru circuitele FPGA *Atmel* și o interfață care permite utilizarea limbajului de descriere *ABEL*.

Algoritmii elaborați pentru etapele de proiectare fizică a circuitelor FPGA, ca și sistemul CAD implementat, pot fi îmbunătății în mai multe moduri. De asemenea, pot fi investigate și alte metode de soluționare a problemelor de proiectare fizică pentru circuitele FPGA. Unele din dezvoltările posibile sunt următoarele.

1. Modificarea algoritmului genetic pentru partiționare și al celui pentru plasare astfel încât principalii parametri să nu fie definiți în mod static, ci aceștia să treacă printr-un proces de optimizare pe parcursul execuției algoritmului.
2. Investigarea posibilității de utilizare a algoritmilor genetici pentru problema de rutare a circuitelor FPGA, și testarea eficienței unui asemenea algoritm.
3. Extinderea sistemului CAD astfel încât să fie posibilă utilizarea și a altor tipuri de circuite FPGA.
4. Extinderea sistemului CAD cu o interfață pentru limbajul de descriere VHDL sau Verilog.
5. Implementarea paralelă a algoritmilor genetici pentru plasare și a algoritmului de plasare prin metoda călirii simulate.
6. Implementarea paralelă a algoritmului de rutare.

## BIBLIOGRAFIE (selectivă)

- [2] Alexander, M. J., Robins, G., "An Architecture-Independent Unified Approach to FPGA Routing", Technical Report No. CS-93-51, Department of Computer Science, University of Virginia, Charlottesville, 1993.
- [4] Alexander, M. J., Robins, G., "New Performance-Driven FPGA Routing Algorithms", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 15, No. 12, December 1996, pp. 1505-1517.
- [6] Altera Corp., *The Maximalist Handbook*, 1990.
- [7] Atmel Corp., *Configurable Logic. PLD, FPGA, Gate Array Data Book*, San Jose, 1995.
- [8] Baruch, Z., "Datapath Allocation", *ACAM Scientific Journal*, Vol. 4, No. 2, 1995, pp. 67-75.
- [9] Baruch, Z., "Metode de descriere a sistemelor numerice". Referat de doctorat, Catedra de Calculatoare, Universitatea Tehnică din Cluj-Napoca, 1995.
- [10] Baruch, Z., "Scheduling Algorithms for High-Level Synthesis", *ACAM Scientific Journal*, Vol. 5, No. 1-2, 1996, pp. 48-57.
- [11] Baruch, Z., "Sistem CAD pentru sinteza sistemelor numerice". Referat de doctorat, Catedra de Calculatoare, Universitatea Tehnică din Cluj-Napoca, 1996.
- [12] Baruch, Z., "Traducerea limbajelor de descriere a unităților hardware". Referat de doctorat, Catedra de Calculatoare, Universitatea Tehnică din Cluj-Napoca, 1996.
- [13] Baruch, Z., Creș, O., Pusztai, K., "CAD System for the Atmel FPGA Circuits". Third International Conference on Technical Informatics CONT198, Timișoara, 1998, In *Transactions on Automatic Control and Computer Science*, Vol. 43 (57), No. 4, pp. 228-237.
- [14] Baruch, Z., Creș, O., Pusztai, K., "Partitioning for FPGA Circuits". In *Proceedings of MicroCAD '97 International Computer Science Meeting*, Miskolc, Hungary, 1997, Section D, pp. 113-116.

- [15] Baruch, Z., Creș, O., Pusztai, K., "Routing for FPGA Circuits". In *Proceedings of A&Q '98 International Conference on Automation and Quality Control*, Cluj-Napoca, 1998, pp. Q214-Q219.
- [16] Baruch, Z., Creș, O., Pusztai, K., "Technology Mapping for the Atmel FPGA Circuits". Third International Conference on Technical Informatics CONTI98, Timișoara, 1998, In *Transactions on Automatic Control and Computer Science*, Vol. 43 (57), No. 4, pp. 218-227.
- [17] Baruch, Z., Pusztai, K., "AHPL Compiler". In *Proceedings of MicroCAD '93 International Computer Science Meeting*, Miskolc, Hungary, 1993, Section E, pp. 121-129.
- [23] Brasen, D., Saucier, G., "FPGA Partitioning for critical paths". In *The European Design and Test Conference*, IEEE, 1994, pp. 99-103.
- [26] Brown, S., "FPGA Architectural Research: A Survey", *IEEE Design & Test of Computers*, Winter 1996, pp. 9-15.
- [27] Brown, S., *Routing Algorithms and Architectures for Field-Programmable Gate Arrays*, PhD Thesis, Department of Electrical and Computer Engineering, University of Toronto, Canada, 1992.
- [31] Bui, T. N., Moon, B. R., "Genetic Algorithm and Graph Partitioning", *IEEE Transactions on Computers*, Vol. 45, No. 7, July 1996, pp. 841-855.
- [34] Cai, H., Otten, R. J. H. M., "Conflict-Free Channel Definition in Building-Block Layout". *IEEE Transactions on Computer-Aided Design*, Vol. CAD-8, No. 9, September 1989, pp. 838-847.
- [39] Chan, P. K., Schlag, M. D. F., Zien, J. Y., "Spectral K-Way Ratio Cut Partitioning and Clustering", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 13, No. 9, September 1994, pp. 1088-1096.
- [40] Chan, P. K., Schlag, M. D. F., Zien, J. Y., "Spectral-Based Multiway FPGA Partitioning", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 15, No. 5, May 1996, pp. 554-560.
- [48] Chen, C. D., Lee, Y. S., Wu, A. C. H., Lin, Y. L., "TRACER-fpga: A Router for RAM-Based FPGA's", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 14, No. 3, March 1995, pp. 371-374.
- [50] Cheng, C. K., Wei, Y. C., "An Improved Two-Way Partitioning Algorithm with Stable Performance", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 10, No. 12, December 1991, pp. 1502-1511.
- [53] Chiang, C., Sarrafzadeh, M., Wong, C. K., "Global Routing Based on Steiner Min-Max Trees", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 9, No. 12, December 1990, pp. 1318-1325.
- [54] Chiang, C., Wong, C. K., Sarrafzadeh, M., "A Weighted Steiner Tree-Based Global Router with Simultaneous Length and Density Minimization", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 13, No. 12, December 1994, pp. 1461-1469.
- [60] Cong, J., Kahng, A. B., Robins, G., Sarrafzadeh, M., Wong, C. K., "Provably Good Performance-Driven Global Routing", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 11, No. 6, June 1992, pp. 739-752.
- [62] Cormen, T. H., Leiserson, C., Rivest, R., *Introduction to Algorithms*, The MIT Press/McGraw-Hill Book Company, 1991.
- [69] Dutt, S., Deng, W., "A Probability-Based Approach to VLSI Circuit Partitioning", In *Proceedings of the 33<sup>rd</sup> Design Automation Conference*, ACM/IEEE, 1996, pp. 100-105.
- [72] Eberle, H., Gehring, S., Ludwig, S., Wirth, N., "Tools for Digital Circuit Design Using FPGAs". Technical Report No. 215, Institute for Computer Systems, ETH Zürich, May 1994.
- [73] Esbensen, H., "A Genetic Algorithm for Macro Cell Placement", in *Proceedings of the European Design Automation Conference*, 1992, pp. 52-57.

- 
- [79] Gajski, D. D., Dutt, N. D., Wu, C. H., Lin, Y. L., *Introduction to Chip and System Design*. Kluwer Academic Publishers, 1992.
- [86] Hagen, L., Kahng, A. B., "New Spectral Methods for Ratio Cut Partitioning and Clustering", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 11, No. 9, September 1992, pp. 1074-1085.
- [89] Hasan, Z., Harrison, D., Ciesielski, M., "A Fast Partitioning Method for PLA-Based FPGAs", *IEEE Design & Test of Computers*, Vol. 9, December 1992, pp. 34-39.
- [98] Johannes, F. M., "Partitioning of VLSI Circuits and Systems". In *Proceedings of the 33<sup>rd</sup> Design Automation Conference*, ACM/IEEE, 1996, pp. 83-87.
- [99] Kahng, A. B., Robins, G., "A New Class of Iterative Steiner Tree Heuristics with Good Performance", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 11, No. 7, July 1992, pp. 893-902.
- [101] Kim, C., Shin, H., "A Performance-Driven Logic Emulation System: FPGA Network Design and Performance-Driven Partitioning", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 15, No. 5, May 1996, pp. 560-568.
- [104] Kravitz, S. A., Rutenbar, R. A., "Placement by Simulated Annealing on a Multiprocessor", *IEEE Transactions on Computer-Aided Design*, Vol. CAD-6, No. 4, July 1987, pp. 534-549.
- [105] Krishnamurthy, B., "An Improved Min-Cut Algorithm for Partitioning VLSI Networks", *IEEE Transactions on Computers*, Vol. 33, No. 5, May 1984, pp. 438-446.
- [109] Li, J., Lillis, J., Liu, L. T., Cheng, C. K., "New Spectral Linear Placement and Clustering Approach", In *Proceedings of the 33<sup>rd</sup> Design Automation Conference*, ACM/IEEE, 1996, pp. 88-93.
- [121] Michel, P., Lauther, U., Duzy, P., *The Synthesis Approach to Digital System Design*. Kluwer Academic Publishers, 1992.
- [122] De Micheli, G., *Synthesis and Optimization of Digital Circuits*. McGraw-Hill, 1994.
- [123] Mîndru, F., Baruch, Z., Mîndru, A., "Global Router for an Array-Based Model of FPGAs", *Acta Electrotehnica Napocensis*, Mediamira Science Publisher, Vol. 17, No. 1, pp. 63-66.
- [124] Mohan, S., Mazumder, P., "Wolverines: Standard Cell Placement on a Network of Workstations", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 12, No. 9, September 1993, pp. 1312-1326.
- [127] Nedeveschi, S., Pusztai, K., Baruch, Z., Creu, O., "Introducerea tehnologiei FPGA în învățământul, cercetarea și industria românească". Raport de cercetare pentru Contractul Nr. 8003/98, Tema Nr. 54, Universitatea Tehnică din Cluj-Napoca, 1998.
- [129] Oommen, B. J., St. Croix, E. V., "Graph Partitioning Using Learning Automata", *IEEE Transactions on Computers*, Vol. 45, No. 2, February 1996, pp. 195-208.
- [133] Pusztai, K., Baruch, Z., Creu, O., "Configurarea automată a circuitelor FPGA". Raport de cercetare pentru Contractul Nr. 5003/95, Tema Nr. 124, Universitatea Tehnică din Cluj-Napoca, 1996.
- [134] Pusztai, K., Baruch, Z., Balint, P., Harsanyi, A., "Interfață cu sisteme de proiectare a circuitelor". Raport de cercetare pentru Contractul Nr. 4003/94, Tema Nr. B29, Universitatea Tehnică din Cluj-Napoca, 1995.
- [135] Pusztai, K., Baruch, Z., Creu, O., "Sistem CAD pentru proiectarea cu circuite FPGA". Raport de cercetare pentru Contractul Nr. 7003/97, Tema Nr. 32, Universitatea Tehnică din Cluj-Napoca, 1997.
- [141] Rose, J., Snelgrove, W., Vranesic, Z., "Parallel Standard Cell Placement Algorithms with Quality Equivalent to Simulated Annealing", *IEEE Transactions on Computer-Aided Design*, Vol. CAD-7, No. 3, March 1988, pp. 387-396.
- [142] Roussel-Ragot, P., Dreyfus, G., "A Problem Independent Parallel Implementation of Simulated Annealing: Models and Experiments", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 9, No. 8, August 1990, pp. 827-835.
- [146] Sait, S. M., Youssef, H., *VLSI Physical Design Automation*, McGraw-Hill Book Company, 1995.

- [150] Schnecke, V., Vornberger, O., "Genetic Design of VLSI-Layouts", in *Proceedings of 1<sup>st</sup> IEE/IEEE International Conference on GAs in Engineering Systems: Innovations and Applications*, GALESIA '95, Sheffield, U.K., Sept. 1995, pp. 430-435.
- [154] Shih, P., Chang, K., Feng, W., "Neural Computation Network for Global Routing". *Computer Aided Design*, Vol. 23, No. 8, October 1991, pp. 539-547.
- [156] Shin, H., Kim, C., "A Simple Yet Effective Technique for Partitioning", *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, Vol. 1, No. 3, September 1993, pp. 380-386.
- [159] Sun, Y., Wang, T. C., Wong, C. K., Liu, C. L., "Routing for Symmetric FPGA's and FPIC's", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 16, No. 1, January 1997, pp. 20-31.
- [167] Togawa, N., Sato, M., Ohtsuki, T., "A Simultaneous Placement and Global Routing Algorithm for Symmetric FPGAs", *The 2nd International ACM/SIGDA Workshop on Field-Programmable Gate Arrays*, Berkeley, CA, 1994.
- [172] Vannelli, A., "An Adaptation of the Interior Point Method for Solving the Global Routing Problem", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 10, No. 2, February 1991, pp. 193-203.
- [175] Wei, Y. C., Cheng, C. K., "Ratio Cut Partitioning for Hierarchical Designs", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 10, No. 7, July 1991, pp. 911-921.
- [177] Xilinx Inc., *The Programmable Gate Array Data Book*, San Jose, 1991.
- [178] Xilinx Inc., *XACT Development System Reference Guide*, San Jose, 1993.
- [179] Yang, H. H., Wong, D. F., "Circuit Clustering for Delay Minimization under Area and Pin Constraints", Technical Report No. TR-94-03, Department of Computer Sciences, University of Texas at Austin, Austin, 1994.
- [180] Yang, H. H., Wong, D. F., "Efficient Network Flow Based Min-Cut Balanced Partitioning", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 15, No. 12, December 1996, pp. 1533-1540.
- [183] Yeh, C. W., Cheng, C. K., Lin, T. T. Y., "A General Purpose, Multiple-Way Partitioning Algorithm", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 13, No. 12, December 1994, pp. 1480-1488.
- [186] Yeh, C. W., Cheng, C. K., Lin, T. T. Y., "Optimization by Iterative Improvement: An Experimental Evaluation on Two-Way Partitioning", *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 14, No. 2, February 1995, pp. 145-153.
- [188] Zhu, K., Wong, D. F., "A Timing-Driven Global Router for Symmetrical Array Based FPGAs", Technical Report No. TR-94-22, Department of Computer Sciences, University of Texas at Austin, Austin, 1994.
- [189] Zobrist, G. W. (Editor), *Routing, Placement, and Partitioning*, Ablex Publishing Corporation, Norwood, New Jersey, 1994.
- [190] Zurada, J. M., *Introduction to Artificial Neural Systems*, West Publishing Company, 1992.