

Tabelul 3.12. Tabelul de funcționare al circuitului 74155.

Selecție	Strobare	Date	Ieșiri
B A	1G	1C	$\overline{1Y_0} \overline{1Y_1} \overline{1Y_2} \overline{1Y_3}$
x x	1	x	1 1 1 1
0 0	0	1	0 1 1 1
0 1	0	1	1 0 1 1
1 0	0	1	1 1 0 1
1 1	0	1	1 1 1 0
x x	x	0	1 1 1 1

Pentru realizarea unui circuit DMUX 1:8, terminalele 1C și 2C se utilizează pentru selecție, iar 1G și 2G pentru strobare sau pentru date (Figura 3.35).




Figura 3.35. Utilizarea circuitului 74155 ca demultiplexor 1:8.

Pentru utilizarea ca decodificator, intrarea de date 1C se conectează la 1 logic. Numărul liniilor de ieșire se poate extinde prin conectarea în cascadă.

Deoarece la ieșirea unui demultiplexor se obțin toți termenii canonici minimali ai variabilelor de selecție multiplicați cu variabilele de intrare, cu ajutorul unui circuit DMUX 1:2ⁿ se poate implementa orice funcție logică de n variabile sub forma canonică disjunctivă. Termenii canonici sunt introduși într-o poartă SAU.

Demultiplexoarele se utilizează pentru transmiterea informației de la intrare la o anumită adresă, de exemplu la înscriserea informației în memorie.

3.5.6. Circuite logice programabile

Circuitele logice programabile, cunoscute și sub forma acronimului PLD (*Programmable Logic Device*), sunt circuite integrate care conțin un număr mare de porți sau celule a căror interconexiune poate fi configurată sau “programată” pentru a implementa orice funcție combinațională sau secvențială dorită. Pentru programarea circuitelor PLD se utilizează două tehnici: programarea prin măști, care se efectuează în timpul procesului de fabricație, și programarea de către utilizator, pentru care se utilizează echipamente de programare cu costuri reduse. Multe circuite PLD pot fi

reprogramate de utilizator de multe ori, motiv pentru care ele sunt avantajoase pentru realizarea prototipurilor unui nou produs.

Conexiunile programabile între elementele logice ale unui circuit PLD conțin comutatoare realizate de obicei cu tranzistoare sau antifuzibile (uneori fuzibile). Porțile logice programabile ale unui circuit PLD pot fi reprezentate în mod simplificat ca în Figura 3.36 (b). În locul unor linii de intrare multiple la fiecare din aceste porți, se figurat o singură linie. Semnul \times indică o conexiune programabilă a unei linii de intrare la o poartă logică. Absența semnului \times indică faptul că respectiva conexiune a fost programată în starea deconectată.




Figura 3.36. Porți ȘI, respectiv SAU: (a) reprezentare obișnuită; (b) reprezentare simplificată pentru circuitele PLD.

În continuare se prezintă unele categorii de circuite logice programabile: memorii ROM, rețele logice programabile și circuite FPGA.

3.5.6.1. Memorii ROM

Memoriile ROM (*Read Only Memory*) reprezintă o categorie de circuite programabile care se pot utiliza pentru implementarea unui set de funcții logice. Aceste memorii conțin un set de locații utilizate pentru stocarea informației binare. Conținutul acestor locații este fixat în momentul fabricației, aceste memorii fiind programate prin măști. Pe lângă acestea, există și memorii ROM programabile care utilizează fuzibile, numite PROM (*Programmable ROM*). Acestea pot fi înscrise de către utilizator, cu ajutorul unui echipament de programare corespunzător. De asemenea, există memorii PROM care pot fi șterse cu ajutorul razelor ultraviolete, și apoi pot fi reprogramate. Acestea se numesc EPROM (*Erasable Programmable ROM*). În fine, memoriile ROM care utilizează o tehnologie de ștergere prin impulsuri electrice se numesc EEPROM sau E²PROM (*Electrically Erasable Programmable ROM*). Diferitele variante de memorii ROM sunt nevolatile, deci își păstrează conținutul și după întreruperea tensiunii de alimentare.

O memorie ROM are k intrări și n ieșiri. Intrările furnizează adresa pentru memorie, iar ieșirile furnizează conținutul cuvântului selectat de adresa de la intrare. Numărul cuvintelor dintr-o memorie ROM este determinat de faptul că prin k linii de adresă se pot selecta 2^k cuvinte. Memoria ROM nu are date de intrare, deoarece nu este posibilă operația de scriere. Memoriile ROM integrate dispun de una sau mai multe intrări de validare și ieșiri cu trei stări pentru a permite realizarea unor memorii de dimensiuni mai mari.




Figura 3.37. Logica internă a unei memorii ROM cu capacitatea de 32×8 .

Considerăm, de exemplu, o memorie ROM cu capacitatea de 32×8 , care conține 32 de cuvinte de 8 biți fiecare. Există 5 linii de intrare, care permit specificarea adreselor cuprinse între 0 și 31. Structura internă a acestei memorii este indicată în Figura 3.37. Intrările sunt decodificate în 32 ieșiri distincte cu ajutorul unui decodificator 5:32. Fiecare ieșire a decodificatorului reprezintă o adresă de memorie. Cele 32 de ieșiri sunt conectate prin intermediul unor conexiuni programabile la fiecare din cele opt porți SAU. Fiecare poartă SAU trebuie considerată ca având 32 de intrări. Pentru aceste porți s-a utilizat reprezentarea simplificată. Fiecare ieșire a decodificatorului este conectată prin intermediul unui fuzibil la una din intrările fiecărei porți SAU. Deoarece fiecare poartă SAU are 32 de conexiuni interne programabile, și deoarece există opt porți SAU, această memorie ROM conține $32 \times 8 = 256$ de conexiuni programabile. În general, o memorie ROM cu capacitatea de $2^k \times n$ are un decodificator intern $k:2^k$ și n porți SAU. Fiecare poartă SAU are 2^k intrări, care sunt conectate prin conexiuni programabile la fiecare din ieșirile decodificatorului.

Conținutul locațiilor unei memorii ROM poate fi specificat printr-o tabelă de adevăr. De exemplu, conținutul unei memorii ROM cu dimensiunea de 32×8 poate fi specificat printr-o tabelă de adevăr similară cu cea din Tabelul 3.13. Fiecare combinație a intrărilor din tabel specifică adresa unui cuvânt de 8 biți, a cărei valoare este indicată în coloanele ieșirilor. Tabelul 3.13 prezintă numai primele patru și ultimele patru cu-

vinte ale memoriei ROM; tabelul complet trebuie să conțină lista tuturor celor 32 de cuvinte.

Tabelul 3.13. Tabelul de adevăr al unei memorii ROM (parțial).

Intrări					Ieșiri							
I_4	I_3	I_2	I_1	I_0	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0
0	0	0	0	0	1	0	1	1	0	1	1	0
0	0	0	0	1	0	0	0	1	1	1	0	1
0	0	0	1	0	1	1	0	0	0	1	0	1
0	0	0	1	1	1	0	1	1	0	0	1	0
⋮												
1	1	1	0	0	0	0	0	0	1	0	0	1
1	1	1	0	1	1	1	1	0	0	0	1	0
1	1	1	1	0	0	1	0	0	1	0	1	0
1	1	1	1	1	0	0	1	1	0	0	1	1

Programarea memoriei ROM conform tabelului de adevăr de mai sus conduce la configurația din Figura 3.38. Fiecare valoare 0 din tabelul de adevăr specifică un circuit deschis, și fiecare valoare 1 specifică un circuit închis. De exemplu, tabelul specifică un cuvânt cu valoarea 11000101 la adresa 00010. Cei patru biți de 0 din cadrul cuvântului sunt programați prin deschiderea conexiunilor dintre ieșirea 2 a decodificatorului și intrările porților SAU asociate cu ieșirile A_5 , A_4 , A_3 și A_1 . Cei patru biți de 1 din cadrul cuvântului sunt marcați cu un \times în schemă, pentru a indica un circuit închis. Atunci când intrarea memoriei ROM este 00010, ieșirea 2 a decodificatorului va fi la 1 logic, celelalte ieșiri fiind la 0 logic. Semnalul cu nivelul 1 logic de la ieșirea 2 a decodificatorului se propagă prin circuitele închise și porțile SAU la ieșirile A_7 , A_6 , A_2 și A_0 , iar celelalte ieșiri rămân la 0 logic. Rezultatul este că la ieșirile de date se aplică cuvântul cu valoarea 11000101.

După cum s-a arătat anterior, un decodificator generează toți mintermii variabilelor de intrare. Prin inserarea unor porți SAU pentru însumarea mintermilor funcțiilor booleene, se poate implementa orice circuit combinațional. O memorie ROM conține atât un decodificator, cât și porți SAU în cadrul aceluiași circuit. Prin închiderea conexiunilor pentru mintermii incluși în cadrul funcției, ieșirile memoriei ROM pot fi programate pentru a reprezenta funcțiile booleene ale variabilelor de intrare dintr-un circuit combinațional.

Din punctul de vedere al unui circuit care implementează o funcție booleană, fiecare terminal de ieșire al unei memorii ROM este considerat separat ca ieșire a funcției booleene exprimate ca o sumă de mintermi. De exemplu, memoria ROM din Figura 3.37 poate fi considerată ca un circuit combinațional cu opt ieșiri, fiecare fiind o funcție a celor cinci variabile de intrare. Ieșirea A_7 poate fi exprimată ca o sumă a mintermilor, în felul următor (punctele reprezintă mintermii de la 4 la 27, care nu apar în figură):

$$A_7(I_4, I_3, I_2, I_1, I_0) = \Sigma(0, 2, 3, \dots, 29)$$




Figura 3.38. Programarea memoriei ROM conform Tabelului 3.13.

Deoarece o memorie ROM păstrează de fapt întregul tabel de adevăr al funcțiilor pe care le generează, o asemenea memorie poate fi utilizată pentru implementarea circuitelor combinaționale complexe direct din tabelul de adevăr. Procesul de citire a informațiilor memorate într-o memorie ROM este similar cu o căutare într-o tabelă (*table lookup*). Memoriile ROM sunt utile pentru implementarea unor circuite ale căror funcții sunt dificil de specificat prin ecuații logice, ca de exemplu convertoare de cod sau circuite pentru operații aritmetice complexe (înmulțire, împărțire), și pentru aplicații care necesită un număr moderat de intrări și un număr mare de ieșiri. Utilitatea memoriilor ROM este limitată de faptul că dimensiunea lor trebuie dublată cu fiecare nouă variabilă de intrare.


În practică, la implementarea unui circuit combinațional printr-o memorie ROM, nu este necesar să se deseneze schema logică sau să se indice conexiunile interne din cadrul memoriei. Trebuie să se specifice doar o anumită memorie ROM prin numărul circuitului și tabelul de adevăr al memoriei. Tabelul de adevăr conține toate informațiile necesare programării memoriei.

De exemplu, se consideră proiectarea unui circuit combinațional care acceptă la intrare un număr de 3 biți și generează la ieșire un număr binar egal cu pătratul numărului de la intrare. Prima etapă pentru proiectarea circuitului este întocmirea tabelului de adevăr. În cele mai multe cazuri, aceasta este singura operație necesară. În alte cazuri, se poate utiliza un tabel de adevăr parțial pentru memoria ROM ținând cont de anumite proprietăți ale variabilelor de ieșire. Tabelul 3.14 reprezintă tabelul de adevăr pentru circuitul proiectat.

Tabelul 3.14. Tabelul de adevăr pentru circuitul care generează pătratele valorilor de la intrare.

Intrări	Ieșiri									
	A_2	A_1	A_0	B_5	B_4	B_3	B_2	B_1	B_0	Zecimal
0 0 0	0	0	0	0	0	0	0	0	0	0
0 0 1	0	0	1	0	0	0	0	0	1	1
0 1 0	0	1	0	0	0	1	0	0	0	4
0 1 1	0	1	1	0	0	1	0	0	1	9
1 0 0	1	0	0	0	1	0	0	0	0	16
1 0 1	1	0	1	0	1	0	0	0	1	25
1 1 0	1	1	0	0	1	0	0	0	0	36
1 1 1	1	1	1	0	0	0	0	1	0	49

Pentru circuitul proiectat, sunt necesare trei intrări și șase ieșiri. Se observă că ieșirea B_0 este egală întotdeauna cu intrarea A_0 , astfel încât nu este necesară generarea acestei ieșiri cu ajutorul memoriei ROM. De asemenea, ieșirea B_1 este întotdeauna 0. Astfel, trebuie să se genereze doar patru ieșiri cu memoria ROM. Memoria trebuie să aibă minimum trei intrări și patru ieșiri. Cele trei intrări specifică opt cuvinte, deci dimensiunea minimă a memoriei necesare este de 8×4 . Schema circuitului este prezentată în Figura 3.39.

**Figura 3.39.** Implementarea cu o memorie ROM a circuitului care generează pătratele valorilor de la intrare.

3.5.6.2. Rețele logice programabile

O rețea logică programabilă PLA (*Programmable Logic Array*) este similară ca și concept cu o memorie ROM, cu excepția faptului că nu realizează decodificarea completă a variabilelor și nu generează toți mintermii. Decodicatorul este înlocuit cu o rețea de porți ȘI care poate fi programată pentru a genera termenii produs ai variabilelor de intrare. Termenii produs sunt apoi conectați în mod selectiv cu porți SAU pentru a genera suma termenilor produs pentru funcțiile booleene necesare. Structura de bază a unui circuit PLA este prezentată în Figura 3.40.




Figura 3.40. Structura generală a unui circuit PLA.

Un circuit PLA poate implementa în mod direct un set de funcții logice exprimate printr-un tabel de adevăr. Fiecare intrare pentru care valoarea funcției este adevărată necesită un termen produs, și acestuia îi corespunde o linie de porți ȘI din primul etaj al circuitului PLA. Fiecare ieșire corespunde la o linie de porți SAU din al doilea etaj al circuitului. Numărul de porți SAU corespunde cu numărul de intrări din tabela de adevăr pentru care ieșirea este adevărată. Dimensiunea totală a circuitului PLA este egală cu suma dintre dimensiunea rețelei de porți ȘI și dimensiunea rețelei de porți SAU. Din Figura 3.39 se observă că dimensiunea rețelei de porți ȘI este egală cu numărul de intrări multiplicat cu numărul diferiților termeni produs, iar dimensiunea rețelei de porți SAU este egală cu numărul de ieșiri multiplicat cu numărul termenilor produs.

Un circuit PLA are două caracteristici care determină o implementare eficientă a unui set de funcții logice. Prima este că singurele intrări din tabelul de adevăr care necesită porți logice sunt cele cărora le corespunde o valoare adevărată pentru cel puțin o ieșire. A doua este că un anumit termen produs va avea o singură intrare în circuitul PLA, chiar dacă termenul produs este utilizat în mai multe ieșiri.

Considerăm implementarea următoarelor funcții booleene într-un circuit PLA:

$$\begin{aligned} F_1 &= \overline{A}\overline{B} + AC + \overline{A}B\overline{C} \\ F_2 &= \overline{AC} + BC \end{aligned} \quad (3.25)$$

Structura internă a circuitului PLA care implementează aceste funcții este prezentată în Figura 3.41. Fiecare intrare trece printr-un buffer și un inversor. Există conexiuni programabile de la fiecare intrare și complementul acesteia la intrările fiecărei porți ȘI, indicate prin intersecțiile dintre liniile verticale și orizontale. Ieșirile porților ȘI au conexiuni programabile la intrările fiecărei porți SAU. Ieșirea fiecărei porți SAU constituie intrare într-o poartă SAU EXCLUSIV, iar cealaltă intrare poate fi programată fie la

1 logic, fie la 0 logic. Ieșirea este inversată dacă această intrare este 1 logic (deoarece $X \oplus 1 = \bar{X}$), și rămâne neschimbată dacă această intrare este 0 logic (deoarece $X \oplus 0 = X$).




Figura 3.41. Structura internă a unui circuit PLA cu trei intrări, patru termeni produs și două ieșiri.

Modul de programare a circuitului PLA se poate specifica sub formă tabelară. De exemplu, pentru circuitul din Figura 3.41 programarea este specificată în Tabelul 3.15. Tabelul constă din trei secțiuni. Prima secțiune listează numerele termenilor produs. A doua secțiune specifică conexiunile necesare dintre intrări și porțile ȘI. A treia secțiune specifică conexiunile dintre porțile ȘI și porțile SAU. Fiecare variabilă de ieșire poate fi adevărată (A) sau complementată (C), ceea ce se controlează prin poarta SAU EXCLUSIV. Pentru fiecare termen produs, intrările sunt marcate cu 1, 0 sau -. Dacă o variabilă dintr-un termen produs apare sub formă necomplementată, variabila este marcată cu 1. Dacă o variabilă dintr-un termen produs apare sub formă complementată, ea este marcată cu 0. Dacă variabila lipsește din termenul produs, ea este marcată cu -.

Variabilele de ieșire sunt marcate cu 1 pentru termenii produs care sunt incluși în cadrul funcției. O ieșire marcată cu A indică faptul că cealaltă intrare a porții SAU EXCLUSIV corespunzătoare trebuie conectată la 0, iar o ieșire marcată cu C indică o conectare la 1.

Tabelul 3.15. Tabelul de programare pentru circuitul PLA din Figura 3.41.

	Termen produs	Intrări			Ieșiri	
		A	B	C	(A) F ₁	(C) F ₂
$\bar{A}\bar{B}$	1	1	0	–	1	–
AC	2	1	–	1	1	1
BC	3	–	1	1	–	1
$\bar{A}\bar{B}\bar{C}$	4	0	1	0	1	–

Dimensiunea unui circuit PLA este specificată prin numărul intrărilor, numărul termenilor produs și numărul ieșirilor. Un circuit PLA tipic are 16 intrări, 48 de termeni produs și 8 ieșiri. Pentru n intrări, k termeni produs și m ieșiri, logica internă a circuitului PLA constă din n buffere-inversoare, k porți ȘI, m porți SAU, și m porți SAU EXCLUSIV. Există $2n \times k$ conexiuni programabile între intrări și porțile ȘI, $k \times m$ conexiuni programabile între porțile ȘI și porțile SAU, și m conexiuni programabile asociate cu porțile SAU EXCLUSIV.

Pentru proiectarea unui sistem digital cu un circuit PLA, nu este necesar să se indice conexiunile interne ale circuitului, ci trebuie să se specifice doar tabela de programare. Ca și în cazul memoriilor ROM, circuitele PLA pot fi programate prin măști sau programate de către utilizator. Circuitele PLA programate de către utilizator se numesc FPLA (*Field Programmable Logic Array*).

La implementarea funcțiilor logice cu ajutorul circuitelor PLA, trebuie să se reducă numărul termenilor produs în scopul reducerii complexității circuitului. Pentru aceasta trebuie simplificate funcțiile booleene astfel încât acestea să aibă un număr minim de termeni. Numărul de literale dintr-un termen este mai puțin important, deoarece toate variabilele de intrare sunt disponibile. Trebuie simplificată atât forma necomplementată, cât și cea complementată a fiecărei funcții pentru a se determina care din acestea se poate exprima cu ajutorul unui număr mai mic de termeni produs și care utilizează termeni produs care sunt utilizați și de alte funcții.

Există și circuite PLA care conțin bistabile atașate prin conexiuni programabile la ieșirile rețelei de porți SAU, ceea ce permite implementarea unor circuite secvențiale de dimensiuni medii. O altă categorie de rețele logice programabile sunt circuitele PAL (*Programmable Array Logic*), care conțin o rețea de porți ȘI programabilă, dar rețeaua de porți SAU are conexiuni fixe. Fiecare linie de ieșire este conectată la un set fix de linii ale rețelei de porți ȘI, în mod tipic de opt linii. O asemenea ieșire a circuitului PAL poate implementa o expresie pe două nivele conținând cel mult opt termeni. Avantajele circuitelor PAL sunt simplitatea utilizării în anumite aplicații, ca și viteza mai ridicată, deoarece factorul de încărcare la ieșire este limitat.

3.5.6.3. Circuite FPGA

Circuitele FPGA (*Field Programmable Gate Array*) au fost introduse în anul 1985 de compania Xilinx. De atunci au fost elaborate diferite tipuri de circuite FPGA de un număr de alte companii ca Actel, Altera, Atmel, Texas Instruments etc. Un circuit FPGA constă dintr-o rețea bidimensională de *celule* sau *blocuri logice*. De obicei, fiecare bloc logic poate fi programat pentru a implementa orice funcție logică a intrărilor sale. De aceea, aceste blocuri sunt numite de obicei blocuri logice configurabile (*Configurable Logic Block* - CLB). Cele mai multe blocuri logice conțin de asemenea unul sau două bistabile. Canalele și blocurile de comutare dintre aceste blocuri conțin resurse de interconectare, după cum se ilustrează în Figura 3.42. Aceste resurse conțin de obicei segmente de interconectare de diferite lungimi. Interconexiunile conțin comutatoare programabile cu rolul de a conecta blocurile logice la segmentele de interconectare, sau un segment de interconectare la altul. În plus, există celule de I/E la periferia rețelei, care pot fi programate ca intrări sau ieșiri.




Figura 3.42. Structura unui circuit FPGA tipic.

Din punctul de vedere al tipului conexiunilor programabile, există două categorii principale de circuite FPGA: circuite cu memorii SRAM și circuite cu antifuzibile.

Circuite cu memorii SRAM. Programarea acestor circuite se realizează prin celule de memorie statică. Logica este implementată cu ajutorul unor tabele (*lookup table*) realizate din celulele de memorie, intrările funcțiilor controlând liniile de adresă. Fiecare tabelă de 2^n celule de memorie implementează orice funcție cu n intrări. Una sau mai multe tabele, combinate cu bistabile, formează un bloc logic configurabil. Aceste blocuri sunt aranjate într-un tablou bidimensional, segmentele de interconectare formând canale, similar cu rețelele de porți. Segmentele se conectează la pinii blocurile

logice din canale și la alte segmente din blocurile de comutare prin intermediul tranzistoarelor de trecere controlate de celule ale memoriei de configurare.

Un program de configurare pentru circuitele cu memorii SRAM constă dintr-un singur cuvânt lung de programare. Logica din circuit încarcă cuvântul de programare, pe care îl citește serial dintr-o memorie externă de fiecare dată când circuitul este alimentat. Biții acestui cuvânt setează valorile tuturor celulelor memoriei de configurare din circuit, setând astfel valorile tabelor și selectând segmentele care se vor conecta între ele. Circuitele cu memorii SRAM sunt reprogramabile. Ele pot fi actualizate în sistem, punând la dispoziția proiectanților noi opțiuni și posibilități de proiectare.

Din această categorie de circuite FPGA fac parte cele ale firmelor Xilinx, Altera, AT&T.

Circuite cu antifuzibile. Un antifuzibil este un dispozitiv cu două terminale care în mod normal se află în starea de înaltă impedanță, iar atunci când este expus la o tensiune ridicată, trece în starea cu rezistență redusă (300-500 Ω). Antifuzibilele au dimensiuni reduse, astfel încât o arhitectură bazată pe antifuzibile poate conține sute de mii sau milioane de antifuzibile. Pentru simplificarea arhitecturii și a programării, circuitele FPGA bazate pe antifuzibile constau de obicei din rânduri de elemente logice configurabile cu canale de interconectare între ele, ca și rețelele de porți tradiționale. Un bloc logic poate fi programat prin conectarea pinilor săi de intrare la valori fixe sau la rețele de interconectare. Există antifuzibile la fiecare punct de intersecție între interconexiuni și pini din canal și la toate punctele de intersecție între interconexiuni în locurile în care canalele se intersectează.

Din categoria circuitelor FPGA cu antifuzibile fac parte circuitele firmelor Actel, Quicklogic, Cypress.




Figura 3.43. Circuit FPGA Actel din seria ACT: (a) celula de bază; (b) arhitectura circuitului.

Există două tipuri de celule logice ale circuitelor FPGA: celule bazate pe multiplexoare și celule bazate pe memorii PROM. Figura 3.43(a) prezintă un tip de ce-

lulă (numită modul C) bazată pe multiplexoare utilizată de circuitele FPGA din seria ACT ale firmei Actel. Această celulă conține un multiplexor 4:1, la care se adaugă o poartă SAU și o poartă ȘI. O variantă de celulă numită modul S conține un bistabil D conectat la ieșire; există de asemenea celule speciale atașate la pinii de I/E ai circuitului FPGA. Un circuit FPGA din seria ACT conține o rețea de dimensiuni mari de asemenea celule organizate în rânduri separate prin canale de rutare orizontale, după cum se ilustrează în Figura 3.43(b). Există segmente de conexiuni verticale atașate la terminalele de I/E ale fiecărei celule. Aceste segmente permit stabilirea conexiunilor între celule și canalele de rutare prin intermediul antifuzibilelor poziționate la intersecția liniilor orizontale și verticale. În plus, există linii lungi de conexiuni verticale pentru semnalele de I/E primare, de alimentare și masă.




Figura 3.44. Celula FPGA din Figura 3.43(a) programată pentru a realiza: (a) o poartă ȘI cu patru intrări; (b) o poartă SAU cu patru intrări; (c) un inversor; (d) un bistabil D.

Celula FPGA din Figura 3.43(a) poate genera orice funcție booleană de până la trei variabile dacă intrările sunt furnizate atât sub formă complementată, cât și necomplementată. Această celulă poate genera de asemenea diferite funcții utile de mai mult de trei variabile datorită prezenței celor două porți suplimentare. Figurile 3.44(a), 3.44(b) și 3.44(c) ilustrează modul în care această celulă implementează un set complet de porți logice. Se observă modul în care porțile ȘI, respectiv SAU, permit realizarea funcțiilor ȘI, respectiv SAU cu patru intrări. Figura 3.44(d) ilustrează modul în care aceeași celulă combinațională implementează un bistabil D comutat pe front.

Avantajele circuitelor FPGA sunt costurile de prototipizare reduse și durata scurtă de producție. Principalele dezavantaje sunt viteza de operare mai redusă și densitatea mai redusă a porților. Comutatoarele programabile și circuitele de programare asociate necesită un spațiu mai mare în cadrul circuitului comparativ cu conexiunile metalice din rețelele de porți. Aceste comutatoare au de asemenea o rezistență și capacitate semnificativă care determină o viteză mai redusă de operare.

Circuitele FPGA sunt potrivite pentru proiectarea și fabricația asistată de calculator, deoarece procesul de proiectare poate fi aproape în întregime automatizat. Acest proces necesită translatarea sau compilarea specificațiilor proiectului (sub forma schemelor logice sau a unei descrieri într-un limbaj de descriere hardware) într-un model la nivelul porților logice. Se utilizează apoi programe CAD de plasare și rutare pentru asignarea elementelor logice la celule (plasare), configurarea celulelor pentru o anumită funcție și pentru interconectarea celulelor (rutare). În final, circuitul FPGA este programat prin transmiterea șirului de configurare.

3.6. Circuite logice secvențiale

3.6.1. Prezentare generală a circuitelor secvențiale

Circuitele combinaționale implementează funcțiile esențiale ale unui calculator numeric. Aceste circuite se caracterizează prin faptul că starea ieșirilor depinde numai de starea intrărilor, și nu depinde de timp. Deci, cu excepția memoriilor ROM, circuitele combinaționale nu furnizează informații de memorie sau de stare, care sunt de asemenea elemente esențiale pentru funcționarea unui calculator numeric. În acest scop se utilizează circuitele secvențiale. Un circuit secvențial are memorie, adică ieșirile curente ale circuitului nu depind numai de intrările curente, ci și de intrările anterioare. Un alt mod de caracterizare a unui circuit secvențial este că ieșirile curente ale circuitului depind de intrările curente și de starea curentă a circuitului.

Structura generală a unui circuit secvențial este prezentată în Figura 3.45.

Circuitul secvențial se compune dintr-un circuit combinațional, o parte a ieșirilor acestuia fiind conectate la intrările circuitului prin intermediul unor elemente de memorie (elemente de întârziere) $\Delta_1, \dots, \Delta_p$. Semnalele aplicate pe cele n intrări formează mulțimea $X = \{x_1, x_2, \dots, x_n\}$ a variabilelor de intrare, numite și *variabile de intrare principale*. Mulțimea formată din 2^n intrări distincte se numește *alfabet de intrare* I , $I = \{i_1, i_2, \dots, i_{2^n}\}$. De exemplu, pentru două variabile de intrare alfabetul de intrare este $I = \{00, 01, 10, 11\}$. O combinație a intrărilor se numește simbol al alfabetului.