Programa analitica a cursului: ”Proiectare cu microprocesoare”

An III Calculatoare, sectiile Romana si Engleza

Anul universitar 2005-2006, Semestrul II

 

1.Semnale si interfatarea in mod minimal a procesorului I8086

            -Adrese, date, comenzi

            -Demultiplexarea magistralei de adrese si date

-Maparea memoriei si a perfericelor in spatiul de adrese

            -Circuitul de ceas I8284

            -Schema bloc a unui sistem in mod minimal

            -Operatii pe magistrala unui sistem lucrind in mod minimal

            -Diagrame de timp

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocI8086CP/Intel/intel8086.pdf

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocI8086CP/Intersil/82C84.pdf

 

2.Semnale si interfatare in mod maximal a procesorului I8086

            -Contolerul de magistrala 8288

            -Operatii pe magistrala unui sistem lucrind in mod maximal

            -Diagrame de timp

            -Schema bloc a unui sistem in mod maximal cu o singura magistrala

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocI8086CP/Intersil/82C88.pdf

 

3. Sisteme multiprocesor

            -Arbitrorul de magistrala Multibus I8289

-Magistrala multiprocesor, semnale de arbitrare, arbitrarea seriala si paralela pe magistrala, operatii pe magistrala mutiprocesor

-Modul procesor cu magistrala locala si magistrala sistem: partajarea resurselor in locale si sistem, implementarea asteptarii pentru obtinerea magistralei, scoaterea procesorului din starea de wait de catre perifericul implicat in transfer.

-Conectarea modulelor slave pe magistrala multiprocesor

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocI8086CP/Intersil/82C89.pdf

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocI8086CP/multibus1a.pdf

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocI8086CP/Multiprocessing.pdf

 

4. Memorii:

-SRAM: Organizare generala, celula de baza, celula de baza pentru memorii asociative (CCAM) adresare, comanda, SRAM multiport, bloc de registre, FIFO.

-DRAM: Celula de baza, organizare, adresare, amplificatorul de citire, structura bitline, selectia celulelor pe RAS si pe CAS, PM, FPM, EDO, SDRAM, DDRAM, RAMBUS

ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/Memory/8086_memory1.pdf

 

5. Proiectarea modulelor de memorie

            -Proiectarea matricilor de memorie

            -Proiectarea unitatii de control

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/Memory/8086_memory2.pdf

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/Memory/8086_memory3.pdf

 

6. Interfatarea registrelor periferic si a dispozitivelor periferice

            -Registru de intrare

            -Registru de iesire (schema, instructiuni, diagrame de timp)

            -Interfete: functii si organizare

            -Protcoale de comunicatie interfata periferic

            -Folosirea registrului I8212 pentru implementare protocoalelor (registre de intrare, registre de iesire)

            -Folosirea registrului I8255

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocI8086CP/Intel/82C55.pdf

 

7. Transferurile de date:

            -Tipurile de transfer de date: programat, dma, procesoare sau canale de I/O

           

8. Transferul programat

            -Transferul programat neconditionat,

            -Transferul programat conditionat,

            -Transferul programat conditionat prin intreruperi

 

9. Interfete lucrind prin transfer programat:

-Proiectarea interfetelor paralele de intrare si iesire

            -Proiectarea interfetei seriale de intrare iesire.

            -Standardul IEEE 1284, interfata Centronics (SPP), EPP

            -Standardul de comunicatie seriala RS232, circuitele UART, USART

            -Numarator/Generator programabil de impulsuri I8254

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/BUS/IEEE1284.doc

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocI8086CP/Intersil/82c51a.pdf

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocI8086CP/Intersil/82C54A.pdf

 

10. Sistemul de intreruperi

            -Sistemul de intrerupei

            -Sistemul de intreruperi al procesorului Intel 8086

            -Controlerul de intreruperi Intel 8259A

            -Utilizarea controlerului de intreruperi in sistemele compatibile IBM-PC

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/Interrupts/Interrupt.pdf

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/Interrupts/InterruptProgramming.pdf

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocI8086CP/Intersil/82C59A.pdf

 

11. Transferul prin acces direct la memorie

            -Transferul prin acces direct la memorie

            -Controlerul DMA Intel 8237

            -Utilizarea controlerului DMA in sistemele compatibile IBM-PC

            -Interfete lucrind prin DMA

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DMA/DMA.ppt

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocI8086CP/Intersil/82C37A.pdf

 

12. Arhitectura IA-32

            -Trecerea in revista a procesoarelor din familia Intel 80x86

            -Arhitectura P6

            -Arhitectura IntelNetBurst

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocIntel1999/24269001.pdf

            (capitolul 2)

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocIntel2001/24547004.pdf

            (capitolul 2)

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/PentiumSlides/index.html

 

13. Magistrala de interconectare a procesoarelor P6 si IntelNet Burst

            -Transferul orientat pe tranzactii

            -Semnale

            -Operatii

            -Diagrame de timp

            ftp://ftp.utcluj.ro/pub/users/nedevschi/PMP/DocIntel1999/24269001.pdf

            (capitolul 3, 4, 5)

 

 

Bibliografie:

[1] S. Nedevschi, L. Todoran, „Microprocesoare”, editura UTC-N, 1995