

# **Proiectare cu Microprocesoare**

**Curs 6**

**Interfete pentru comunicatie seriala**

**An 3 CTI  
Semestrul I**

**Lector: Răzvan Itu**

# **Dispozitive de comunicare la microcontrollerele AVR**

## **Serial Peripheral Interface (SPI)**

- Comunicare seriala sincrona
- Mod de functionare full duplex
- Configurare Master sau Slave
- Frecventa variabila
- Se poate folosi pentru conexiune intre placi, sau intre placa si diferite module PMOD (ex. DAC extern)

## **Universal Synchronous and Asynchronous serial Receiver and Transmitter (USART)**

- Comunicare seriala sincrona sau asincrona
- Frecventa (baud rate) variabila
- Suporta pachete de date de 5-9 biti, cu sau fara paritate
- Suporta intreruperi pentru controlul transmisiei
- Detectia erorilor de transmisie
- Comunicare intre Cerebot si PC (portul serial)

# **Dispozitive de comunicare la microcontrollerele AVR**

## **Two Wire Serial Interface (TWI)**

- Protocol de comunicare complex, folosind doar două fire (clock și data)
- Implementare Atmel a protocolului I2C (Inter Integrated Circuit)
- Controllerul TWI integrat suportă moduri master și slave
- Adresare pe 7 biti
- Suport pentru arbitrage pentru mai multe dispozitive master
- Adresa slave programabilă


# Serial Peripheral Interface (SPI)

## Semnale

- SCLK – Serial clock, generat de Master
- MOSI – Master Output, Slave Input, date transmise de Master
- MISO – Master Input, Slave Output, date receptionate de Master
- SS – Slave select – activarea dispozitivului Slave de catre Master, activ pe zero

## Functionare


- Master initiaza comunicatia prin activarea SS
- Master genereaza semnalul de ceas SCLK
- Pe fiecare perioada de ceas un bit se transmite de la master la slave, si un bit de la slave la master
- Dupa fiecare pachet de date (8, 16 biti,...) SS este dezactivat, pentru sincronizarea transmisiei



# Serial Peripheral Interface (SPI)

## Principiul de functionare


- Ambii parteneri au cate un registru de deplasare intern, iesirile si intrarile fiind conectate prin MISO/MOSI
- Ambii registri au acelasi ceas, SCLK
- Cei doi registri formeaza impreuna un registru de rotatie
- Dupa un numar de perioade de ceas egal cu dimensiunea unui registru, Master si Slave fac schimb de date



# Serial Peripheral Interface (SPI)

## Sincronizarea datelor cu semnalul de ceas


- Deplasarea (shiftare) datelor si preluarea lor se fac pe fronturi opuse
- CPOL – clock polarity – primul front e crescator sau descrescator
- CPHA – clock phase
- Pentru CPHA = 0
  - Pe primul front se face preluarea datelor
  - Pe al doilea front se face stabilizarea (deplasarea)



# Serial Peripheral Interface (SPI)

## Sincronizarea datelor cu semnalul de ceas


- Pentru CPHA = 1
  - Pe primul front se face deplasarea
  - Pe al doilea front se face preluarea datelor



# Serial Peripheral Interface (SPI)


## Utilizarea semnalului SS

- Pentru un dispozitiv “slave” **SS** este semnal de intrare
  - SS cu valoare 0 inseamna activarea dispozitivului slave. O tranzitie din 0 in 1 inseamna resetarea ciclului de transfer (marcheaza sfarsitul unui pachet)
  - SS cu valoare 1 – dispozitiv slave inactiv
- Pentru un dispozitiv “master” **SS** poate fi:
  - Iesire – prin el activeaza dispozitivul “slave” pentru comunicare
  - Intrare – daca se permit mai multe dispozitive master, o valoare ‘0’ la intrarea SS trece dispozitivul curent in modul “Slave”
- Configuratii cu mai multe dispozitive: - semnale **SS** independente sau “daisy chain”



# SPI la AVR

## Arhitectura sub-sistemului SPI



# SPI la AVR

## Configurare SPI

Bit	7	6	5	4	3	2	1	0	
0x0D (0x2D)	<b>SPIE</b>	<b>SPE</b>	<b>DORD</b>	<b>MSTR</b>	<b>CPOL</b>	<b>CPHA</b>	<b>SPR1</b>	<b>SPR0</b>	SPCR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

- Registrul **SPCR**:

SPIE – SPI Interrupt Enable, generare intrerupere la terminarea transmisiei

SPE – SPI Enable. Trebuie setat 1 pentru orice operatie cu SPI

DORD – Data Order. 1=LSB first, 0 = MSB first

MSTR – Master, daca e 1, slave daca e 0

CPOL, CPHA – selecteaza polaritatea si faza semnalului SCLK

	<b>Leading Edge</b>	<b>Trailing Edge</b>
CPOL = 0, CPHA = 0	Sample (Rising)	Setup (Falling)
CPOL = 0, CPHA = 1	Setup (Rising)	Sample (Falling)
CPOL = 1, CPHA = 0	Sample (Falling)	Setup (Rising)
CPOL = 1, CPHA = 1	Setup (Falling)	Sample (Rising)

SPR1, SPR0 – regleaza viteza SPI impreuna cu SPI2X din registrul SPSR

# SPI la AVR

## Configurare SPI - Continuare

Bit	7	6	5	4	3	2	1	0	
0x0E (0x2E)	<b>SPIF</b>	<b>WCOL</b>	-	-	-	-	-	<b>SPI2X</b>	<b>SPSR</b>
Read/Write	R	R	R	R	R	R	R	R/W	
Initial Value	0	0	0	0	0	0	0	0	

- Registrul **SPSR**:

SPI2X – Reglare frecventa ceas, impreuna cu SPR1 si SPR0 din SPCR

WCOL – Write collision – setat daca scriem in **SPDR** inainte SPI sa transfere datele  
SPIF – SPI Interrupt flag – setat cand se termina transmisia. Daca SPIE este setat, se genereaza cerere de intrerupere

SPI2X	SPR1	SPR0	SCK Frequency
0	0	0	$f_{osc}/4$
0	0	1	$f_{osc}/16$
0	1	0	$f_{osc}/64$
0	1	1	$f_{osc}/128$
1	0	0	$f_{osc}/2$
1	0	1	$f_{osc}/8$
1	1	0	$f_{osc}/32$
1	1	1	$f_{osc}/64$

# SPI la AVR

## Utilizare SPI (Master)

1. Configurare directie pini I/O:

Pinii SPI sunt comuni cu pinii portului B (la AtMega2560)

Port Pin	Alternate Functions
PB7	OC0A/OC1C/PCINT7 (Output Compare and PWM Output A for Timer/Counter0, Output Compare and PWM Output C for Timer/Counter1 or Pin Change Interrupt 7)
PB6	OC1B/PCINT6 (Output Compare and PWM Output B for Timer/Counter1 or Pin Change Interrupt 6)
PB5	OC1A/PCINT5 (Output Compare and PWM Output A for Timer/Counter1 or Pin Change Interrupt 5)
PB4	OC2A/PCINT4 (Output Compare and PWM Output A for Timer/Counter2 or Pin Change Interrupt 4)
PB3	MISO/PCINT3 (SPI Bus Master Input/Slave Output or Pin Change Interrupt 3)
PB2	MOSI/PCINT2 (SPI Bus Master Output/Slave Input or Pin Change Interrupt 2)
PB1	SCK/PCINT1 (SPI Bus Serial Clock or Pin Change Interrupt 1)
PB0	SS/PCINT0 (SPI Slave Select input or Pin Change Interrupt 0)

2. Configurare – scriere SPCR si SPSR cu valorile corespunzatoare pentru modul de lucru
3. Activare SS ( PB(0) <- '0', **explicit!** )
4. Scriere date in SPDR – declanseaza transmisia
5. Asteptare pana SPIF din SPSR este setat – transmisie completa
6. Citire date din SPDR – datele trimise de ‘slave’
7. Dezactivare SS (PB(0) <- '1')


# SPI la AVR

## Utilizare SPI (Master) – Cod sursa

```
.org 0x0000
jmp reset
reset:
ldi r16,0b00000011 ;MISO intrare, MOSI, SCK si SS iesire
out DDRB,r16
ldi r16, 0b00000001 ;Initial, SS<--1, SPI Slave inactiv
out PORTB, r16
cbi SPSR, 0           ; pune bitul zero din SPSR pe zero - pentru frecventa
ldi r16,0b1010011    ;Intreruperi dezactivate, SPI Enabled, MSB first, Master, CPOL=0 – prim front
                        ;crescator, CPHA = 0 – preluare pe primul front, Frecventa cea mai lenta
out SPCR,r16
loop:
    cbi PORTB, 0      ; SS <- 0
    ldi r16, 0b10010101; datele de transmis
    out SPDR, r16
wait:
    sbis SPSR, 7      ; bitul 7 din SPSR - transmisie completa
    rjmp wait
    in r16,SPDR
    sbi PORTB, 0      ; SS <- 1
    ldi r18, 0
wait2:                      ; pauza intre transmisiile
    dec r18
    brne wait2
    rjmp loop
```

# SPI la AVR



## Utilizare SPI (Master) – Rezultat



# SPI la AVR

Conecțare module prin SPI

Digilent PMOD DA1 – Digital to Analog Converter




# SPI la AVR

## Conecțare module prin SPI



Digilent PMOD DA1 – Digital to Analog Converter

Transmisie 16 biti (2x8 biti) – primii 8 date, urmatorii control




# SPI la AVR

**Conecțare module prin SPI**  
Digilent PMOD SF – Serial Flash



00000011 = 'READ'




# USART

**USART – UART cu posibilitate de sincronizare prin semnal de ceas**

UART – Interfata pentru comunicare seriala asincrona


- **Asincron** – intervalul dintre pachete de date poate fi nedefinit. Destinatarul transmisiei detecteaza cand incepe si cand se termina un pachet
- Intervalul de timp dintre biti (frecventa de transmisie a bitilor, **baud rate**) este fixa, si trebuie cunoscuta de ambele parti ale transmisiei
- Transmisia si receptia se pot efectua simultan (full duplex). Fiecare parte a conversatiei poate initializa o transmisie.
- O interfata UART are doua semnale
  - Rx – intrare, receptie
  - Tx – iesire, transmisie
- USART are un semnal in plus, xck (external clock) care poate fi intrare sau iesire, si va sincroniza transmisia si receptia
- Doar functionalitatea comună cu UART va fi studiata/ implementata



# USART

**Transmisia datelor:** Un pachet (frame) este compus din

- **St:** 1 bit de start, cu valoare ‘0’
- **D:** Biti de date (5...9, valoare stabilita la ambii participanti la transmisie)
- **P:** 1 bit de paritate. Paritatea poate fi:
  - Absenta: bitul P nu exista
  - Para (*Even*)
  - Impara (*Odd*)
- **Sp:** 1 sau 2 biti de stop, cu valoare ‘1’ – numarul bitilor trebuie stabilit la ambii participanti la transmisie




$$P_{even} = d_{n-1} \oplus \dots \oplus d_3 \oplus d_2 \oplus d_1 \oplus d_0 \oplus 0$$
$$P_{odd} = d_{n-1} \oplus \dots \oplus d_3 \oplus d_2 \oplus d_1 \oplus d_0 \oplus 1$$

# USART

**Receptia datelor:** - Sistemul care receptioneaza trebuie sa stie care sunt parametrii transmisiei (Baud, Nr biti/frame, Nr stop biti, Paritate)

1. Se detecteaza o tranzitie din '1' in '0' pe linia Rx (receptie)
2. Se verifica mijlocul intervalului pentru bitul de start. Daca este '0', se initiaza secventa de receptie, altfel tranzitia se considera zgomot.
3. Se verifica mijlocul intervalului pentru bitii urmatori (date, paritate, stop), si se reconstruiese pachetul de date
4. Daca in pozitia unde trebuie sa fie bitii de stop se detecteaza valoarea zero, se genereaza eroare de impachetare (**framing error**)
5. Daca paritatea calculata la destinatie nu corespunde cu bitul P, se genereaza eroare de paritate (**parity error**)

Pentru robustete, receptorul esantioneaza semnalul de intrare la o frecventa de 8-16 ori mai mare decat *baud rate*.



**Diferente dintre baud rate la transmisie si la receptie pot cauza erori in esantionarea bitilor!**

# USART

## UART si RS232:





Adaptarea nivelelor de tensiune

RS232 logic '1' -5... -15 V

RS232 logic '0' +5...+15 V

Este nevoie de conversie de la nivelele logice  
UART la RS232

Corespondenta pinilor



# USART


## UART și USB:

Folosirea unui adaptor FTDI (Future Technology Devices International Ltd)

Arduino Mega folosește the FT232RL chip

- Vizibil ca un port COM virtual la PC
- Conversie bi-direcțională între USB și UART


[http://www.ftdichip.com/Support/Documents/DataSheets/ICs/DS\\_FT232R.pdf](http://www.ftdichip.com/Support/Documents/DataSheets/ICs/DS_FT232R.pdf)



# USART la AVR

Patru unități USART la  
ATMega2560:  
USART0 ... USART3

Arhitectura generală:



# USART la AVR

## Configurare sistem:

- Registrul de control si stare **UCSRnA**

Bit	7	6	5	4	3	2	1	0	UCSRnA
Read/Write	RXCn	TXCn	UDREn	FEn	DORn	UPEn	U2Xn	MPCMn	
Initial Value	0	0	1	0	0	0	0	0	

- **RXCn** – Este ‘1’ cand receptia e completa. Poate genera intrerupere
- **TXCn** – Este ‘1’ cand transmisia e completa. Poate genera intrerupere
- **UDREn** – Data Register Empty, semnaleaza ca registrul poate fi scris
- **FEn** – Semnaleaza eroare de impachetare (Frame Error)
- **DORn** – Data overrun – cand se detecteaza un inceput de receptie inainte ca datele deja receptionate sa fie citite din registrul de date
- **UPEn** – Eroare de paritate (Parity Error)
- **U2Xn** – Valoare ‘1’ = Dublare viteza de transmisie USART
- **MPCMn** – Activare mod de comunicare multiprocesor

# USART la AVR

## Configurare sistem:

- Registrul de control si stare **UCSRnB**

Bit	7	6	5	4	3	2	1	0	UCSRnB
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	
Initial Value	0	0	0	0	0	0	0	0	

- RXCIEn – Daca e setat ‘1’, se genereaza intrerupere la terminarea receptiei
- TXCIEn – Daca e setat ‘1’, se genereaza intrerupere la terminarea transmisiei
- UDRIEn - Daca e setat ‘1’, se genereaza intrerupere cand registrul de date e gol
- **RXEn** – activare receptie
- **TXEn** – activare transmisie
- UCSZn2 – combinat cu UCSZn1 si UCSZn0 din **USCRnC** stabeleste marimea pachetului
- RXB8n – al 9-lea bit receptionat, cand pachetul are 9 biti
- TXB8n – al 9-lea bit de transmis, cand pachetul are 9 biti





# USART la AVR

**Exemplu:** comunicare intre ATmega64 si PC – ECHO simplu

**Necesar:** cablu serial, modul **PMOD RS232**

## 1. Configurare

Baud: 9600

Marime pachet: 8 biti

Biti de stop: 2

Paritate: fara paritate

$$UBRRn = \frac{f_{osc}}{16BAUD} - 1$$

$$f_{osc} = 16000000$$

$$UBRRn = 103$$

## 2. Asteptare receptie caracter

- Verificare **RXCn** din **UCSRnA**, asteptare pana devine 1

## 3. Citire caracter receptionat, din **UDRn**

## 4. Scriere caracter de transmis, in **UDRn**

## 5. Asteapta transmisie caracter

- Verificare **TXCn** din **UCSRnA**, asteptare pana devine 1

## 6. Salt la 2

# USART la AVR

**Exemplu:** comunicare intre ATmega64 si PC – ECHO simplu

## Cod sursa

```
ldi r16, 0b00011000      ; activare Rx si Tx
sts UCSR1B,r16
ldi r16, 0b00001110      ; dimensiune frame 8 biti, fara paritate, 2 biti de stop
sts UCSR1C,r16
ldi r16, 103              ; Baud rate calculat, incape in primii 8 biti
ldi r17, 0                 ; Bitii superioiri la UBRR sunt zero
sts UBRR1H, r17
sts UBRR1L, r16
mainloop:

recloop:
    lds r20, UCSR1A
    sbrs r20, 7             ; bitul 7 din UCSR1A – receptie completa
    rjmp recloop

    lds r16, UDR1           ; citire date receptionate
    sts UDR1,r16            ; scriere date spre transmisie

txloop:
    lds r20, UCSR1A
    sbrs r20, 5             ; asteptare terminare transmisie
    rjmp txloop
    rjmp mainloop
```

