

3. Magistrale

- Introducere
- Considerații electrice
- Sincronizarea transferurilor de date
- Magistrale paralele și seriale
- Arbitrajul de magistrală
- Magistrala PCI
- Magistrala PCI Express
- Alte magistrale seriale
- Magistrala VME

Magistrale paralele și seriale (1)

- **Magistrale paralele**

- Utilizează linii multiple pentru transmiterea cuvintelor de date
- Exemple: **PCI, VME**
- Creșterea frecvenței semnalului de ceas este dificilă din cauza problemelor tehnologice
 - **Nesimetrie de propagare**: diferența între întârzierile de propagare a semnalelor pe linii diferite

- **Magistrale seriale**

- Utilizează o singură linie pentru transmiterea datelor bit cu bit
- Exemple: **PCI Express, I²C, SPI, USB**

Magistrale paralele și seriale (2)

- Informațiile de sincronizare se pot îngloba în șirul de date serial
- **Avantaje** ale magistrelor seriale:
 - Dimensiuni mai reduse ale conectorilor și cablurilor
 - Interferențe electrice reduse
 - Sincronizare mai simplă
 - Distanțe de interconectare mai mari
 - Fiabilitate mai ridicată
 - Costuri mai reduse ale interfeței

3. Magistrale

- Introducere
- Considerații electrice
- Sincronizarea transferurilor de date
- Magistrale paralele și seriale
- Arbitrajul de magistrală
- Magistrala PCI
- Magistrala PCI Express
- Alte magistrale seriale
- Magistrala VME

Arbitrajul de magistrală

- Arbitrajul de magistrală
 - Arbitrarea centralizată
 - Arbitrarea descentralizată

Arbitrajul de magistrală

- Funcție: de a determina modulul care va deveni *master* în cazul unor cereri simultane
- Metode de arbitrare
 - Centralizate: alocarea magistralei este realizată de un arbitru de magistrală
 - Descentralizate (distribuite): nu există un arbitru de magistrală


Arbitrajul de magistrală

- Arbitrajul de magistrală
 - Arbitrarea centralizată
 - Arbitrarea descentralizată

Arbitrarea centralizată (1)

- Metode de arbitrare centralizată:
 - Conectarea în lanț a dispozitivelor
 - Cereri independente
 - Interogare
- Arbitrare centralizată în care se utilizează o conexiune în lanț a dispozitivelor
 - O singură linie de cerere a magistralei, *BUSREQ* (*Bus Request*) → SAU cablat
 - O linie de acordare a magistralei *BUSGNT* (*Bus Grant*)

Arbitrarea centralizată (2)




- Dispozitivul cel mai apropiat fizic de arbitru detectează semnalul de pe linia **BUSGNT**

Arbitrarea centralizată (3)

- Sunt necesare doar două linii de control pentru arbitrajul de magistrală
- Prioritatea dispozitivelor este fixă → dată de ordinea înlănțuirii prin linia *BUSGNT*
- Pentru a modifica prioritățile implicite, magistralele pot avea **mai multe nivele de prioritate**
 - Pentru fiecare nivel de prioritate, există o linie de cerere și una de acordare a magistralei

Arbitrarea centralizată (4)



- Fiecare dispozitiv se conectează la una din liniile de cerere, după prioritatea dispozitivului

Arbitrarea centralizată (5)

- Conectarea în lanț – **avantaje**:
 - Număr redus de linii de control necesare
 - Posibilitatea conectării, în mod teoretic, a unui număr nelimitat de dispozitive
- Conectarea în lanț – **dezavantaje**:
 - Priorități fixe ale dispozitivelor
 - Un dispozitiv cu prioritate ridicată poate bloca un dispozitiv cu prioritate redusă
 - Susceptibilitatea la defectele liniei **BUSGNT**


Arbitrarea centralizată (6)

- Arbitrare centralizată prin metoda cererilor independente
 - Există linii separate *BUSREQ* și *BUSGNT* pentru fiecare dispozitiv
 - Arbitrul poate identifica imediat toate dispozitivele care solicită magistrala și poate determina prioritatea acestora
 - Prioritatea cererilor este programabilă
 - Dezavantaj: pentru controlul a n dispozitive, este necesară conectarea a $2n$ linii *BUSREQ* și *BUSGNT* la arbitru

Arbitrarea centralizată (7)

- Arbitrare centralizată prin interogare
 - Linia *BUSGNT* este înlocuită cu un set de linii de interogare
 - Dispozitivele solicită accesul la magistrală printr-o linie comună *BUSREQ*
 - Arbitrul de magistrală generează o secvență de adrese pe liniile de interogare
 - Fiecare dispozitiv compară aceste adrese cu o adresă unică asignată acestuia
 - La egalitate, dispozitivul activează semnalul *BUSY* și se conectează la magistrală

Arbitrarea centralizată (8)



Arbitrarea centralizată (9)

- Prioritatea unui dispozitiv este determinată de poziția adresei sale în secvența de interogare
- Avantaje:
 - Secvența poate fi programată dacă liniile de interogare sunt conectate la un registru programabil
 - Un defect al unui dispozitiv nu afectează celelalte dispozitive
- Dezavantaj: sunt necesare mai multe linii de control

Arbitrajul de magistrală

- Arbitrajul de magistrală
 - Arbitrarea centralizată
 - Arbitrarea descentralizată


Arbitrarea descentralizată (1)

- Nu există un arbitru de magistrală
- **Exemplu** de arbitrare descentralizată
 - n linii de cerere cu priorități $\rightarrow n$ dispozitive
 - Pentru utilizarea magistralei, un dispozitiv activează linia sa de cerere
 - Toate dispozitivele monitorizează toate liniile de cerere
 - **Dezavantaje**: număr mai mare de linii; număr limitat de dispozitive

Arbitrarea descentralizată (2)

- **Exemplu** de arbitrare descentralizată cu numai trei linii
 - **BUSREQ** → SAU cablat
 - **BUSY** → activat de dispozitivul *master*
 - Linie de arbitrare → conectată în lanț
 - Metoda este similară cu arbitrarea prin conectarea în lanț, dar fără un arbitru
 - **Avantaje**: cost mai redus; viteză mai ridicată; nu este susceptibilă la defectele arbitrului

Arbitrarea descentralizată (3)



3. Magistrale

- Introducere
- Considerații electrice
- Sincronizarea transferurilor de date
- Magistrale paralele și seriale
- Arbitrajul de magistrală
- Magistrala PCI
- Magistrala PCI Express
- Alte magistrale seriale
- Magistrala VME

Magistrala PCI

- Magistrala PCI
 - Prezentare generală
 - Funcționarea magistralei PCI
 - Magistrala PCI-X


Prezentare generală (1)

- PCI - *Peripheral Component Interconnect*
- Dezvoltată inițial de firma Intel
 - Intenția inițială: standard pentru interconectarea circuitelor rapide de pe placa de bază
- Prima versiune (1.0)
 - A definit reguli de proiectare obligatorii
 - Nu a definit semnalele și conexiunile
- Ulterior, au fost definite specificații electrice și funcționale detaliate ale magistralei

Prezentare generală (2)

- Versiunea 2.0: 33 MHz, maxim 132 MB/s
- Alte versiuni: 2.1, 2.2, 2.3, 3.0
- Extensii opționale:
 - 64 biți sau 66 MHz: maxim 264 MB/s
 - 64 biți și 66 MHz: maxim 528 MB/s
- Specificațiile PCI sunt actualizate de *PCI Special Interest Group (PCI-SIG)*
- Magistrala PCI nu este specifică procesoarelor Intel

Prezentare generală (3)



Prezentare generală (4)

- Specificațiile impun o limitare de 10 încărcări electrice (3 plăci de extensie)
 - Poate fi extinsă cu punți PCI-PCI
- Plăcile de extensie PCI sunt configurate automat pentru tranzacțiile pe magistrală
- Dispozitivele PCI implementează un set de registre de configurație (64 x 32 biți)
 - Informații despre prezența dispozitivului, tipul dispozitivului, spațiul de adrese necesar
 - Programele configurează decodificatoarele de adresă pentru memorie și I/E

Magistrala PCI

- Magistrala PCI
 - Prezentare generală
 - Funcționarea magistralei PCI
 - Magistrala PCI-X

Funcționarea magistralei PCI (1)

- Funcționare sincronă
- Linii de adrese și date **multiplexate, AD**
- Se utilizează o **arbitrare centralizată**
 - Are loc în timp ce un alt inițiator controlează magistrala → **arbitrare ascunsă**
- **Tranzacții pe magistrala PCI**
 - Au loc între un dispozitiv *master* (**inițiator**) și unul *slave* (**destinație**)
 - Constau dintr-o **fază de adrese** urmată de una sau mai multe **faze de date**

Funcționarea magistralei PCI (2)

- Majoritatea tranzacțiilor PCI sunt executate în **modul exploziv** (“*burst*”)
- Un transfer în **mod exploziv** constă din:
 - O singură fază de adrese
 - Mai multe faze de date
- Alt avantaj: arbitrajul de magistrală trebuie executat o singură dată
- Destinația memorează adresa de start și o incrementează în fiecare fază de date

Funcționarea magistralei PCI (3)

- Magistrala PCI nu necesită terminatori
 - Apar reflexii de semnal
 - Reflexiile sunt utilizate ca un avantaj
 - Pentru activarea unui semnal, un dispozitiv generează pe linia semnalului o tensiune cu un nivel de jumătate față de cel necesar
 - Semnalul este reflectat și nivelul său este dublat până la nivelul de activare necesar
 - **Avantaje:** reducerea curentului; reducerea dimensiunii driverelor

Funcționarea magistralei PCI (4)

- Întreruperi pe magistrala PCI
 - Magistrala PCI are patru linii de cerere de întrerupere active pe nivel, **INTA#..INTD#**
 - Liniile de cerere a întreruperii pot fi partajate
 - Liniile sunt cu drenă deschisă ("*open-drain*")
 - Mai multe dispozitive conectate la aceeași linie o pot activa simultan
 - O configurație particulară pe liniile de control indică un ciclu de achitare a întreruperii

Funcționarea magistralei PCI (5)

- Rutarea întreruperilor
 - Conectarea liniei PCI **INTx#** a dispozitivului la o linie **IRQ** a sistemului
 - Rutarea întreruperilor trebuie să fie programabilă
- Registrele de configurație PCI memorează informații despre întreruperi
 - **Registrul pinului de întrerupere** → linia de cerere care este utilizată de dispozitiv
 - **Registrul liniei de întrerupere** → rutarea

Magistrala PCI

- Magistrala PCI
 - Prezentare generală
 - Funcționarea magistralei PCI
 - Magistrala PCI-X

Magistrala PCI-X (1)



- Extensie cu performanțe mai ridicate a magistralei PCI convenționale
- Asigură ratele de transfer necesare pentru conexiuni cum sunt Gigabit Ethernet, Fiber Channel și InfiniBand
- Utilizată inițial pentru servere și stații de lucru
- Două versiuni standardizate de PCI-SIG: versiunea 1.0 și versiunea 2.0

Magistrala PCI-X (2)

- PCI-X versiunea 1.0

- Frecvențe de până la 133 MHz, 32 sau 64 biți
- Îmbunătățiri ale protocolului convențional
 - **Tranzacții divizate**: un inițiator efectuează o cerere de transfer și eliberează magistrala
 - **Contor de octeți**: un inițiator specifică în avans numărul de octeți solicitați
- **Compatibilitatea** cu versiunile anterioare
 - **Hardware**: funcționare la 33 sau 66 MHz
 - **Software**: la nivelul SO, BIOS, drivere

Magistrala PCI-X (3)

- PCI-X versiunea 2.0

- Frecvențe mai ridicate de funcționare
 - PCI-X 266 (DDR – *Double Data Rate*): 266 MHz
 - PCI-X 533 (QDR – *Quad Data Rate*): 533 MHz
 - PCI-X 1066: 1066 MHz
 - Performanțele maxime sunt de 64 de ori mai ridicate față de prima generație PCI
- Variantele PCI-X 133 și ulterioare permit utilizarea unui singur conector, o încărcare electrică → aplicații punct la punct

Magistrala PCI-X (4)

- Caracteristici noi:
 - Cod corector de erori ECC (*Error Correcting Code*): permite corectarea erorilor de un bit
 - Noi registre de configurație
 - Protocol îmbunătățit: crește gradul de utilizare și eficiența magistralei
 - Semnale de strob (PCI-X 266 și PCI-X 533): comandă intrările de ceas ale bufferelor de date
 - Semnale de 1,5 V: permit funcționarea la frecvențe mai ridicate

3. Magistrale

- Introducere
- Considerații electrice
- Sincronizarea transferurilor de date
- Magistrale paralele și seriale
- Arbitrajul de magistrală
- Magistrala PCI
- Magistrala PCI Express
- Alte magistrale seriale
- Magistrala VME

Magistrala PCI Express

- Magistrala PCI Express
 - Prezentare generală
 - Legătura PCI Express
 - Topologia magistralei
 - Nivele arhitecturale
 - Tranzacții PCI Express
 - Întreruperi PCI Express
 - Versiuni ale standardelor PCI Express

Prezentare generală (1)



- PCI-E, PCIe
- Provine din specificațiile preliminare ale interfeței **3GIO** (*Third Generation I/O*)
 - Ulterior, specificațiile au fost transferate la organizația PCI-SIG
- **Magistrală serială**: complexitate mai redusă a plăcilor, număr mai redus de pini, cost mai redus
- **Model software compatibil** cu arhitectura PCI convențională

Prezentare generală (2)

- Păstrează caracteristicile avantajoase ale magistralelor PCI anterioare:
 - Același model de comunicație
 - Aceleași spații de adrese
 - Aceleași tipuri de tranzacții
- Introduce diferite îmbunătățiri:
 - Conexiune serială: elimină dezavantajele unei magistrale paralele → dificultatea sincronizării
 - Conexiune punct la punct

Prezentare generală (3)

- Protocol bazat pe pachete
- Performanță scalabilă → număr variabil de benzi de comunicație
- Facilitatea de calitate a serviciilor (QoS – *Quality of Service*) → performanțe diferențiate
- Gestiunea avansată a puterii consumate
- Raportarea și gestiunea avansată a erorilor
- Posibilitatea conectării și deconectării perifericelor în timpul funcționării


Magistrala PCI Express

- Magistrala PCI Express
 - Prezentare generală
 - Legătura PCI Express
 - Topologia magistralei
 - Nivele arhitecturale
 - Tranzacții PCI Express
 - Întreruperi PCI Express
 - Versiuni ale standardelor PCI Express

Legătura PCI Express (1)

- Legătură **PCle** minimală: două canale de comunicație unidirecționale
 - Sunt transmise pachete: date, comenzi
 - Canal: două fire cu **semnale diferențiale**
 - **Bandă de comunicație** (“lane”)
- Legătură **PCle** cu benzi de comunicație multiple: **xN**
- Lățimea legăturii și frecvența de funcționare: setate automat

Legătura PCI Express (2)



- Frecvențe de funcționare:
 - 2,5 GHz (2,5 Gbiți/s în fiecare direcție, Gen 1)
 - 5 GHz (Gen 2)
 - 8 GHz (Gen 3)
 - 16 GHz (Gen 4)


Magistrala PCI Express

- Magistrala PCI Express
 - Prezentare generală
 - Legătura PCI Express
 - Topologia magistralei
 - Nivele arhitecturale
 - Tranzacții PCI Express
 - Întreruperi PCI Express
 - Versiuni ale standardelor PCI Express


Topologia magistralei (1)

- **Complex rădăcină** → definește o ierarhie
 - Conectează UCP și memoria cu perifericele
 - Porturi **PCle**: definesc câte un **domeniu ierarhic**
- **Puncte terminale**
 - Dispozitive periferice: **inițiatori**, **destinații**
 - Până la 8 funcții logice (0 .. 7)
- **Comutator**
 - Înlocuiește magistrala partajată
 - Permite comunicația directă între două periferice

Topologia magistralei (2)



Topologia magistralei (3)




- **Comutator:** ansamblu de punți virtuale între diferite magistrale PCI

Magistrala PCI Express

- Magistrala PCI Express
 - Prezentare generală
 - Legătura PCI Express
 - Topologia magistralei
 - Nivele arhitecturale
 - Tranzacții PCI Express
 - Întreruperi PCI Express
 - Versiuni ale standardelor PCI Express

Nivele arhitecturale (1)



Nivele arhitecturale (2)

- Arhitectura dispozitivelor **PCIe**
 - Ultimele trei nivele ale arhitecturii **PCIe**
 - Două secțiuni în fiecare nivel: pentru transmiterea, respectiv recepția informațiilor
- **Exemplu:** secțiunea de transmitere
 - **Nivelul tranzacțiilor:** formează un pachet
 - **Nivelul legăturii de date:** extinde pachetul cu informații pentru detecția erorilor
 - **Nivelul fizic:** codifică pachetul și îl transmite prin semnale diferențiale

Nivele arhitecturale (3)

● Nivelul fizic

- Codificarea datelor permite generarea unui semnal de ceas la recepție
- Până la versiunea 3.0: codificare **8b/10b** → lățimea de bandă se reduce cu 20%
- Versiunile 3.0, 4.0, 5.0: codificare **128b/130b**
- Dacă legătura conține mai multe benzi de comunicație, octeții se transmit **întrețesut**
- Octeții succesivi se transmit pe benzi succesive → se reduce întârzierea la recepție

Nivele arhitecturale (4)



- Conectori **PCI Express** (x4, x16, x1, x16)
- Conector **PCI** (32 de biți)

Magistrala PCI Express

- Magistrala PCI Express
 - Prezentare generală
 - Legătura PCI Express
 - Topologia magistralei
 - Nivele arhitecturale
 - Tranzacții PCI Express
 - Întreruperi PCI Express
 - Versiuni ale standardelor PCI Express

Tranzacții PCI Express (1)

- **Tranzacție:** una sau mai multe transmisii de pachete necesare pentru un transfer
- **Categorii de tranzacții:**
 - De memorie
 - De I/E
 - De configurație
 - De **mesaje**: gestiunea puterii de alimentare, semnalarea întreruperilor și a erorilor

Tranzacții PCI Express (2)

- Tranzacții la care dispozitivul destinație returnează un pachet de terminare
 - Executate conform protocolului definit pentru **tranzacțiile divizate (PCI-X)**
 - Dispozitivul destinație memorează informațiile și semnalează un răspuns întârziat
- Tranzacții la care dispozitivul destinație nu returnează un pachet de terminare
 - Timpul necesar tranzacției este mai redus

Magistrala PCI Express

- Magistrala PCI Express
 - Prezentare generală
 - Legătura PCI Express
 - Topologia magistralei
 - Nivele arhitecturale
 - Tranzacții PCI Express
 - Întreruperi PCI Express
 - Versiuni ale standardelor PCI Express

Întreruperi PCI Express (1)

- Cererile de întrerupere pot fi semnalate în două moduri: nativ și compatibil
- Modul nativ
 - Întreruperi semnalate prin mesaje (MSI – *Message Signaled Interrupts*)
 - Definit ca un mod opțional la magistrala PCI
 - Nu reprezintă mesaje PCIe, ci tranzacții de scriere în memorie
 - Adresele de memorie sunt rezervate de sistem

Întreruperi PCI Express (2)

- Modul compatibil

- Dispozitivele utilizează semnalele pentru cererile de întrerupere **INTx#**
- Magistrala **PCIe** nu dispune de liniile de întrerupere **INTx#**
- Se utilizează mesaje speciale cu rolul unor linii virtuale **INTx#** (ex., mesaj de activare **INTA#**)
- Mesajele sunt destinate controlerului de întreruperi din complexul rădăcină

Magistrala PCI Express

- Magistrala PCI Express
 - Prezentare generală
 - Legătura PCI Express
 - Topologia magistralei
 - Nivele arhitecturale
 - Tranzacții PCI Express
 - Întreruperi PCI Express
 - Versiuni ale standardelor PCI Express

Versiuni ale standardelor PCI Express

- Versiunile 1.0, 1.1 (2002, 2005): 2,5 GT/s
- Versiunile 2.0, 2.1 (2007): 5 GT/s
- Versiunea 3.0 (2010)
 - 8 GT/s; conector x16: 15,7 GB/s
- Versiunea 4.0 (2017)
 - 16 GT/s; conector x16: 31,5 GB/s
- Versiunea 5.0 (2019)
 - 32 GT/s; conector x16: 63 GB/s
- Versiunea 6.0 (2022)
 - 64 GT/s; conector x16: 121 GB/s

Rezumat (1)

- Îmbunătățirea **magistralelor paralele** este dificilă
 - Motivul principal: **nesimetria de propagare**
- **Magistralele seriale** au înlocuit majoritatea magistralelor paralele
 - Au avantaje multiple față de magistralele paralele
- Metodele de **arbitrare** ale magistralelor pot fi **centralizate** sau **descentralizate**
 - Metode de **arbitrare centralizată**: conectare în lanț; cereri independente; interogare

Rezumat (2)

- **PCI** a fost o magistrală de succes pentru calculatoarele personale
 - Rata sa de transfer este limitată de caracterul paralel al magistralei
 - **Registreele de configurație** permit configurarea automată a dispozitivelor PCI
 - La magistrala PCI, **reflexiile de semnal sunt utilizate ca un avantaj**
- **Magistrala PCI-X** îmbunătățește performanțele magistralei PCI paralele

Rezumat (3)

- Magistrala **PCIe** păstrează compatibilitatea software cu arhitectura PCI
 - Introduce legături seriale de viteză ridicată
 - Alte îmbunătățiri: conexiune punct la punct; protocol bazat pe pachete; performanță scalabilă; facilitate de calitate a serviciilor
 - Elemente topologice ale magistralei PCIe: **complex rădăcină; puncte terminale; comutator**
 - Întreruperile pot fi semnalate în **modul nativ** și **modul compatibil**

Noțiuni, cunoștințe (1)

- Magistrale paralele și seriale
- Nesimetria de propagare a semnalelor
- Avantaje ale magistralelor seriale
- Arbitrare centralizată prin conectarea în lanț
- Arbitrare centralizată prin metoda cererilor independente
- Arbitrare centralizată prin interogare
- Arbitrarea descentralizată a magistralelor

Noțiuni, cunoștințe (2)

- Prezentare generală a magistralei PCI
- Terminatorii magistralei PCI
- Arbitrarea magistralei PCI
- Tranzacții pe magistrala PCI
- Întreruperi pe magistrala PCI
- Îmbunătățiri introduse în versiunea 1.0 a magistralei PCI-X
- Îmbunătățiri introduse în versiunea 2.0 a magistralei PCI-X

Noțiuni, cunoștințe (3)

- Îmbunătățiri introduse de magistrala PCIe
- Legătura PCIe
- Elementele topologiei magistralei PCIe
- Nivelul fizic al arhitecturii PCIe
- Categorii și tipuri de tranzacții PCIe
- Modul nativ al întreruperilor PCIe
- Modul compatibil al întreruperilor PCIe