


„Glumind, putem spune orice, chiar și adevărul.” – S. Freud

C12. MAGISTRALE IN PC

- 1. GENERALITATI**
- 2. ISA**
- 3. PCI**
- 4. Teme**

I/O Systems



1. GENERALITATI


- **O magistrală/Bus** - reprezintă un set de linii (conductoare) pe care se vehiculează informațiile între două sau mai multe dispozitive; (Bus Adrese, Date, Control)

CARACTERISTICI

- **Lățimea Bus-ului** - se referă de obicei la partea de date. Cu cât bus-ul este mai lat (mare), cu atât mai multă informație poate circula pe el, având performanțe mai bune(8, 16,32,64)
- **Viteza** - debitul binar pe fiecare linie a magistralei. Majoritatea magistralelor transmit 1bit date/linie/ciclu, totuși noile bus-uri performante, ca AGP, pot transfera 2 biți date/linie/ciclu ceas
- **Banda (debit)** bus-ului dă indicii asupra cantității de date care poate fi teoretic transferată pe bus într-o unitate de timp dată.


Magistralele se pot ierarhiza funcție de distanță lor față de procesor :


- **Bus-ul procesor** – reprezintă magistrala cu nivelul cel mai înalt pe care “chip-set”-ul o folosește pentru schimbul de informații cu procesorul
- **Bus-ul Cache-ului** – apare în arhitecturile recente (utilizate de Pentium Pro, Pentium II, ...), fiind dedicate accesului la memoria cache a sistemului. Este numit uneori “Backside bus” - pe plăcile de bază din generația a V^a utilizate de procesoarele convenționale au memoria cache conectată la magistrala memoriei standard
- **Bus-ul memoriei** – este o magistrală de nivelul 2 care conectează memoria sistemului la “chip-set” și procesor. În unele sisteme bus-ul memoriei și cel procesor reprezintă același bus
- **Bus-ul local I/O** – este un bus I/O de viteză folosit la conectarea perifericelor a căror performanțe sunt critice cu memoria, procesorul și chip-set-ul sistem. Cartelele video, discurile sau interfețele de rețea de viteză utilizează bus-uri de acest tip. Cele mai uzuale bus-uri I/O de acest tip sunt: VLBus (Video Local Bus sau VESA) și PCI (Peripheral Component Interconnect) Bus
- **Bus-ul I/O standard** – este cel mai vechi Bus de I/O utilizat de perifericele lente (mouse, modem, cartele de sunet, cartele de rețea lente) .
Acesta reprezintă Bus-ul ISA (Industry Standard Architecture) sau AT Bus.



BUS	Lățime(biți)	Viteză (Mb/s)	Bandă(MB/s)
ISA -8 (XT)	8	8.3	7.9
ISA -16(AT)	16	8.3	15.9
EISA	32	8.3	31.8
VLB	32	33	127.2
PCI	32	33	127.2
PCI X - 64biți	64	133	508.6
AGP	32	66	254.3

Performanțele Bus-urilor de I/O





2. ISA = Industry Standard Architecture

- Este legata de magistrala de sistem a PC
- Prima magistrala ISA (**8-bit bus de date**)
 - Bazata pe procesorul 8088
 - Bus-ul avea 62 de pini :
 - 20 linii de adresa
 - 8 linii de date
 - 6 semnale de intrerupere
 - citire memorie , scriere memorie
 - citire I / O, și scriere I / O
 - 4 cereri de DMA și 4 DMA ACK

- **16-bit ISA**

- 36 pini în plus la bus-ul ISA de 8-bit
- 24 linii de adresa, 16 linii de date (.286)
- Compatibilă cu ISA de 8-bit



8-bit section
(62 pins)

16-bit section
(36 pins)




- Bus-ul ISA opereaza la 8.33 MHz
- Banda de ~ 8 MB/s (2bytes/2cycles)
- Procesoarele pe 32 biti necesita suport suplimentar
 - Cateva tentative s-au facut pentru adaptarea lor, astfel
 - EISA (Extended ISA)
 - Cu semnale de Bus mastering
 - MCA (Micro Channel Architecture)
 - IBM
 - Fara larga utilizare
- ISA este folosit la dispozitivele I/O lente, mai vechi

Bus	Transmission time	Data width
ISA	375 ns	16 bit
PCI	30 ns	32 bit


CARACTERISTICILE BUS-ului ISA

- Bus-ul ISA propus de IBM, este un *bus sincron*, adică toți ciclii generați urmăresc un ceas fix
- Bus-ul este mai puțin flexibil în ce privește rata de transfer, dar permite realizarea unor dispozitive simple, ieftine
- O cartelă conectată pe bus nu poate prelua controlul magistralei, deci nu poate fi master.



Semnalele ISA

Semnal	Pin	Pin	Semnal	-I/O CH CK		-DACK2	B26	A26	SA5
GND	B1	A1							
RESET	B2	A2	SD7			TC	B27	A27	SA4
+5 V	B3	A3	SD6			BALE	B28	A28	SA3
IRQ2/9	B4	A4	SD5			+5 V	B29	A29	SA2
-5 V	B5	A5	SD4			OSC	B30	A30	SA1
DRQ2	B6	A6	SD3			GND	B31	A31	SA0
-12 V	B7	A7	SD2						
-OWS	B8	A8	SD1						
+12 V	B9	A9	SD0						
GND	B10	A10	I/O CH RDY				D1	C1	-SBHE
-SMEMW	B11	A11	AEN			-IO CS16	D2	C2	LA23
-SMEMR	B12	A12	SA19			IRQ10	D3	C3	LA22
-IOW	B13	A13	SA18			IRQ11	D4	C4	LA21
-IOR	B14	A14	SA17			IRQ12	D5	C5	LA20
-DACK3	B15	A15	SA16			IRQ15	D6	C6	LA19
DRQ3	B16	A16	SA15			IRQ14	D7	C7	LA18
-DACK1	B17	A17	SA14			-DACK0	D8	C8	LA17
DRQ1	B18	A18	SA13			DRQ0	D9	C9	-MEMR
-REFRESH	B19	A19	SA12			-DACK5	D10	C10	-MEMW
CLK	B20	A20	SA11			DRQ5	D11	C11	SD08
IRQ7	B21	A21	SA10			-DACK6	D12	C12	SD09
IRQ6	B22	A22	SA9			DRQ6	D13	C13	SD10
IRQ5	B23	A23	SA8			-DACK7	D14	C14	SD11
IRQ4	B24	A24	SA7			DRQ7	D15	C15	SD12
IRQ3	B25	A25	SA6			+5 V	D16	C16	SD13



Nume Semnal	Numar Pini	Nume Semnal
GND	B1 A1	-I/O CH CK
+RESET DRV		+D7
+5V		+D6
+IRQ2		+D5
-5V		+D4
+DRQ2		+D3
-12V		+D2
RESERVED		+D1
+12V		+D0
GND	B10 A10	-I/O CH RDY
-MEMW		+AEN
-MEMR		+A19
-IOW		+A18
-IOR		+A17
-DACK3		+A16
+DRQ3		+A15
-DACK1		+A14
+DRQ1		+A13
-DACK0		+A12
CLOCK	B20 A20	+A11
+IRQ7		+A10
+IRQ6		+A9
+IRQ5		+A8
+IRQ4		+A7
+IRQ3		+A6
-DACK2		+A5
+T/C		+A4
+ALE		+A3
+5V		+A2
+OSC		+A1
GND	B31 A31	+A0

BCLK




BALE



AEN



SA0-SA19



Linia de Comanda

IORC,IOWC

SMRDC,SMWTC


SD0-SD7

Citire


SD0-SD7

Scriere

16-Bit Memory Bus Cycles (0 Wait State)



16-Bit I/O Bus Cycles



Solution

Figure 9.9 shows a method of interfacing a 16-bit output port to the 16-bit ISA bus. The





Figure 9.9 Interfacing 16-bit output port to 16-bit ISA bus.

LS374

D _n	LE	OE	O _n
H	—	L	H
L	—	L	L
X	X	H	Z*

SN74LS244

INPUTS		OUTPUT
1G, 2G	D	
L	L	L
L	H	H
H	X	(Z)





Limitari ale BUS-ului ISA

- Viteza BUS (8,3 MHz)
- Latimea BUS (16b)
- Timpul de acces la dispozitivele de I/O
- Performanta (~8MB/s)

C13. MAGISTRALE IN PC

- 1. PCI, PCI-X**
- 2. Teme**

3. PCI - Peripheral Component Interconnection



I/O Subsystems

Graphics

Data rate (MB/sec)

30 - 40

Motion video

2 - 9

LAN

2 - 5 (Ethernet-FDDI)

HardDisk

5 - 20 (SCSI)

CD ROM

2 (SCSI)

Audio

1 (CD quality)

Bus Type	MB/sec
VL-bus	100 MBps
VL-bus	132 MBps
32-Bit PCI	132 MBps
PCI-X 66	512 MBps
PCI-X 133	1 GBps
AGP x1	264 MB/s
AGP x2	528 MB/s
AGP x4	1056 MB/s
AGP x8	2112 MB/s
PCI Express x1	500 MB/s
PCI Express x2	1000 MB/s
PCI Express x4	2000 MB/s
PCI Express x8	4000 MB/s
PCI Express x12	6000 MB/s
PCI Express x16	8000 MB/s

3.1. Bus-ul PCI - istoric

- Lucrările au început în **1990**
 - Intel a inceput să lucreze la un nou bus pentru sistemele lor Pentium independent de procesor
 - Pentru a sprijini cerințele de lățime de bandă mai mari ptr. sistemele de operare multitasking (bazate pe ferestre)
 - Versiunea originală (1.0), dezvoltată de Intel în 1990
 - Versiunea 2.0 în 1993
 - Versiunea 2.1 în 1995
 - Versiunea 2.2 de gestionare a energiei s-a introdus pentru sistemele mobile
 - Versiunea 3.0 (în aprilie 2004)

PCI Bus (cont.)

- PCI este folosit fie pe 32-bitii fie pe 64-bitii
- Funcționeaza la 33 MHz sau 66 MHz
- Alimentare la 5 V (cartele mai vechi) sau 3,3 V (cele mai noi)
- Pe 32-bitii PCI de opereaza la 33 MHz, oferă lățime de bandă de vârf de 133 MB/s, iar pe 64-bitii PCI operand la 66 MHz oferă lățime de bandă de vârf de 528 MB/s


PCI Bus (cont.)

3.3 V 64bit connector





3.3 V 32bit connector

5 V 32bit connector




5 V 64bit connector





Conectare directă




Conectare prin buffer

3.2. PCI - terminologie

- **PCI Inițiator** – Master-ul curent al Bus-ului - inițiază un transfer
 - Poate "poseda,, (controla) bus-ul
 - Inițiază transferul
 - poate acționa, de asemenea, ca o țintă (destinatie)
 - Nu include în mod necesar un arbitru
- **PCI Tinta** - Slave - adresat de către inițiator
 - Nu poate „poseda" bus-ul
 - răspunde la inițiator (citire / scriere)
- **Agenți PCI** - Inițiatorul și ținta sunt menționati ca agenți

- **Multiplexarea bus adrese/date** reduce numărul de pini ai bus-ului
- Penalizarea este de mai multi cicli de ceas/transfer (2 cicluri /scriere sau 3 cicluri/citire)
 - Primul ciclu: Faza Adresa
 - Al doilea ciclu: de scriere a datelor
 - Al treilea ciclu: Citire date
- **Conceptul Burst**
 - Un Ciclu de adresă
 - Mai multe cicluri de date
 - adresele sunt secvențiale
 - Ținta are un contor intern de adresă
- La un ceas de 33MHz și 32-bit magistrala de date, asigură rată maxima de scriere date = 66MB/s, iar rata maximă de citire date = 44MB / s


3.3. Structura Bus-ului PCI



Schema unui PC reportata la bus-ul PCI


Structura Bus-ului Pentium

NORTH BRIDGE




Structura Bus-ului Pentium

SOUTH BRIDGE



Schema bloc a puntii PCI




Typical Layout of a PCI Bridge

- Prefetch Buffers se folosesc ptr. citire
- Posting Buffers stocheaza datele scrise ptr. a le posta pe magistrala adresata mai tarziu

3.4 Semnale Bus PCI

Required Pins

Optional Pins



Semnale Control Bus PCI

- **System**
 - CLK
 - RST#
- **Address Data**
 - AD[31:00]
 - C/BE[3:0]#
 - PAR
- **Interface Control**
 - FRAME#
 - IRDY#
 - TRDY#
 - STOP#
 - LOCK#
 - IDSEL#
 - DEVSEL#
- **Arbitration**
 - REQ#
 - GNT#
- **PCI este Bus Multimaster**
- **Tranzactiile *initiate* de master**
- **Tranzactiile se fac la/de la *target***

Semnale Sistem

- **CLK (in)**
 - Intrare la toate dispozitivele PCI
 - Semnalele eșantionate pe *front pozitiv*, cu excepția RST # și INTx#
 - 0 - 33MHz, permite - extinderea la 66MHz
- **RST# (in)**
 - intrare asincronă
 - Trece ieșirile în tri-state
 - Aduce registrele de configurare și mașina de stare în stări cunoscute

Adrese si Date

- **AD[31:0] (t/s)**
 - Bus Multiplexat, contine adr. de start
 - Pe Double-word (cicluri de Memorie/Configurare)
 - Byte aligned (I/O cycles)
 - Adresele si datele scrise sunt controlate de catre Initiator
 - Datele citite sunt controlate de Target
 - Little Endian
- **C/BE#[3:0] (t/s) – Command/Byte enable**
 - Faza de Adresare:
 - Tipul tranzactiei – PCI command
 - Controlat de Initiator
 - Faza de Date:
 - Byte Enable – e.g. BE#[3] corespunde la AD[31:24]
 - Controlat de Initiator (write/read)

Interfata Control – Initiator

- **FRAME# (s/t/s)**
 - Controlat de Initiator
 - Indica inceputul, durata si sfarsitul de transfer
- **IRDY# (s/t/s)**
 - Controlat de Initiator (“I-Ready”)
 - Indica, ca Initiatorul este gata pentru transfer de date
 - Poate fi folosit de catre Initiator pentru a introduce wait-states
- **“Idle” Bus State**
 - FRAME# si IRDY# sunt inactive/ “de-asserted”

Interfata Control – Target

- **DEVSEL# (s/t/s)**
 - Device Select
 - Controlat de Target, dupa o decodare cu succes a adr. curente
- **TRDY# (s/t/s)**
 - Controlat de Target (“T-Ready”)
 - Indica faptul ca Target este gata ptr. transfer date
- **STOP# (s/t/s)**
 - Indica intentia Target de terminare a tranzactiei

Configurare

- **IDSEL (in)**
 - Initializare Device Selectat
 - Ciclii PCI de configurare
 - Permit sistemului host configurarea, inainte ca agentii PCI sa fie programati

Arbitrare

- **REQ# (t/s)**
 - INITIATORUL Cere controlul asupra bus-ului de la arbitru
 - Linia REQ# dedicata ptr. conexiune punct la punct la arbitru
 - Tri-stated cand RST# e activ
- **GNT# (t/s)**
 - Arbitrul cedeaza bus-ul la Initiator
 - Linia GNT# dedicata ptr. conexiunea punct la punct la Arbitru
 - Ignorat cand RST# este activ

Parity Checking

- **PAR (t/s)**
 - Cerut de toti agentii PCI
 - Transmisie corecta a AD[31:0] si C/BE[3:0]#
 - Even parity (paritate para): **XOR [AD[31:0], C/BE[3:0], PAR] = 0**
 - Controlata de Initiator ptr. adrese si scriere date
 - Controlat de Target ptr. Citire date

Error Reporting

- **PERR# (s/t/s)**
 - Indica o “data” cu eroare de paritate
 - Controlata de Initiator ptr ciclii read
 - Controlat de Target ptr. Ciclii write
- **SERR# (o/d)**
 - Indica o eroare “catastrofala” in sistem
 - E.g. Eroare de paritate Adresa
 - Uzual resulta un NMI (restarting the system)


Semnale Optionale

- Intreruperi
- LOCK#
- CLKRUN#
- Semnale de Power Management
- Semnale interfata JTAG
- Semnale de extensie pe 64 de biți
 - Linii de extindere la 64 de biți Adresa /date (AD [32-63])
 - Comandă /bus Enable (C/BE# [4-7])
 - extensie cu 4 linii ca să opereze cu 8 octeți
 - Cerere de transfer pe64-Bit (REQ64 #)
 - indică slave-ului că inițiatorul cere transferuri pe 64 de biți
 - Acceptare transfer pe 64-Biti (ACK64 #)
 - slave indică faptul că este capabil de transferuri pe 64 de biți
 - Bit de paritate de date superioare (PAR64)
 - paritate para pr. cei 32 de biti de sus și patru linii de comandă

- Linii Cerere Întrerupere
 - Patru linii de întrerupere: INTA #, INTB #, INTC #, INTD # nepartajate
- Semnalele suplimentare
 - Pentru a sprijini cache Snoopy protocol
 - semnale Boundary Scan JTAG- IEEE 1149.1
 - Permite testare in-circuit a dispozitivelor PCI
 - M66En semnal pentru a indica frecvența de lucru a bus-ului
 - 33MHz/66 MHz


3.5. Transferuri de date pe PCI

Single data phase transaction




Burst transfer






- **Multiplexarea bus adrese/date** reduce numărul de pini ai bus-ului
 - Penalizarea este de mai multi cicluri de ceas pe transfer (2 cicluri /scriere sau 3 cicluri pentru o citire)
 - Primul ciclu: Faza Adresa
 - Al doilea ciclu: de scriere a datelor
 - Al treilea ciclu: Citire date
- La un ceas de 33MHz și magistrala de date pe 32 de biți, rata maximă de date scriere = 66MB/s, rata maximă de date citire = 44MB/s



PCI Bridge – buffer-ele sunt utilize ptr. modul BURST

- Se accelereaza rata de transfer date ptr. ca adresa se trimite doar o data
- Emitterul si receptorul incrementeaza adresele intern, astfel se transfera doar date – nu avem faze de adresare.
- Pot fi executati orice numar de cicluri de transfer
- Rata max. de tr. Date(Burst Mode): 133MB/s (32-bit bus, 33MHz) resp. 266MB/s (64-bit bus, 33MHz)

- Puntea PCI formează independent accesele burst (avalansa)
- Puntea PCI reuneste transferurile de citire singulare și le scrie ptr. a forma accese in avalansa, dacă adresele de acces individuale sunt secvențiale
- Pot face transferuri burst, chiar dacă o adresă este sărita dintr-o posibila secvență
- de ex. secventa DW0-DW1-DW3-DW4-DW5. Puntea PCI efectuează DW0-DW1-**DW2**-DW3-DW4-DW5, dar dezactiveaza toate semnalele **# BEX** pentru DW2 pentru a asigura că nu sunt transferate datele respective




PCI Bridge – folosirea bufferelor pentru modul BURST

3.6. Comenzi PCI


- Tipul comenzi este pus pe liniile C/BE în timpul fazei de adrese
 - **Operațiile de I / O**
 - citire/scriere I/O
 - **Operațiile de memorie**
 - Operațiunile de memorie standard Citește/scriere memorie
 - **Operațiile de memorie Bulk**
 - Citire linie Memorie
 - Citire multipla Memorie
 - Scrie-și-Invalidare Memorie
 - **Operații de configurare**
 - Fiecare dispozitiv PCI dispune de un spatiu de configurare de 256-byte
 - Două comenzi: Citire/scriere configurație
 - **Operații diverse :** Ciclul special Comanda -folosit pentru a transmite un mesaj la toti sclavii PCI – ex. Shutdown și Halt
 - Ciclul de comandă Adresa Dual:
 - Permite inițiatorului pe 32 de biți de a utiliza adrese pe 64 de biți
 - Adresa pe 64 de biți este trimisa ca două valori pe 32 de biți

C/BE[3::0]#	Command Type
0000	Interrupt Acknowledge
0001	Special Cycle
0010	I/O Read
0011	I/O Write
0100	Reserved
0101	Reserved
0110	Memory Read
0111	Memory Write
1000	Reserved
1001	Reserved
1010	Configuration Read
1011	Configuration Write
1100	Memory Read Multiple
1101	Dual Address Cycle
1110	Memory Read Line
1111	Memory Write and Invalidate

Write access



Read access




Indicates that target can accept data from the bus

Indicates that initiator has placed valid data on the bus

Indicates that initiator can accept data from the bus


Indicates that there is valid data on the bus


PCI bus cycles



WRITE Cycle ← normal

WRITE Cycle burst ↓






Ciclu READ

3.7. Configurare PCI

- Conceptul Plug-and-Play (PNP)
 - Permite adaugare de carduri la orice slot fara a schimba jumperii sau switch-urile
 - Adresele de selectare, IRQs, porturi COM etc, sunt alocate dinamic la startul sistemului
 - Pentru ca PNP sa functioneze, cardurile trebuie să conțină informații de bază pentru BIOS și/sau SO, de ex.:
 - Tipul de card și dispozitivul folosit
 - Cerințele de memorie-spațiu
 - Întreruperile folosite ...
- Fiecare unitate PCI/funcție separată într-o unitate multi-funcțională are o zona de configurare de 256-bytes care corespunde la 64 x registre pe 32 de biți
- Primii 64 bytes sunt o zonă de antet fixa. Cei 192 bytes rămași sunt specifici diferitelor unități



256-byte Configuration Area and 64-byte Header

Basic Code			Device ID		Vendor ID		0x00 0x04 0x08 0x0C 0x10 0x14 0x18 0x1C 0x20 0x24 0x28 0x2C 0x30 0x34 0x38 0x3C	
			Status Register		Command Register			
			Class Code			Revision ID		
			BIST	Header Type	Latency Timer	Cache Line Size		
	Base Address 0							
	Base Address 1							
	Base Address 2							
	Base Address 3							
	Base Address 4							
	Base Address 5							
01h	Controller for Mass Storage		CardBus CIS Pointer		Subsystem ID		Subsystem Vendor ID	
	00h		SCSI controller		Expansion ROM Base Address			
	01h		IDE Controller		Reserved		Capability Pointer	
	02h		Floppy Controller		Reserved			
	03h		IPI Controller		Min_Lat	Min_Gnt	Interrupt Pin	
	80h		Other Controller				Interrupt Line	

Vendor Identification

A unique number describing the originator of the PCI device. Digital's PCI Vendor Identification is **0x1011** and Intel's is **0x8086**.

Device Identification

A unique number describing the device itself. For example, Digital's 21141 fast ethernet device has a device identification of **0x0009**.

Status

This field gives the status of the device with the meaning of the bits of this field set by the standard.

Command

By writing to this field the system controls the device, for example allowing the device to access PCI I/O memory,

Class Code

This identifies the type of device that this is. There are standard classes for every sort of device; video, SCSI and so on. The **class code for SCSI is 0x0100**.

Base Address Registers

These registers are used to determine and allocate the type, amount and location of PCI I/O and PCI memory space that the device can use.

Interrupt Pin

Four of the physical pins on the PCI card carry interrupts from the card to the PCI bus. The standard labels these as A, B, C and D. The *Interrupt Pin* field describes which of these pins this PCI device uses. Generally it is hardwired for a particular device. That is, every time the system boots, the device uses the same interrupt pin. This information allows the interrupt handling subsystem to manage interrupts from this device,

Interrupt Line

The *Interrupt Line* field of the device's PCI Configuration header is used to pass an interrupt handle between the PCI initialisation code, the device's driver and the operating system's interrupt handling subsystem. The number written there is meaningless to the device driver but it allows the interrupt handler to correctly route an interrupt from the PCI device to the correct device driver's interrupt handling code within the operating system.

Description

Location

Common header

Network Controller

bus 5 (0x05), device 0 (0x00), function 0 (0x00)

Vendor ID **0x8086**

Model ID

0x4222

Revision ID

0x02

PI

0x00

SubClass

0x80

BaseClass

0x02

Cache Line

0x10

Latency

0x00

Header

0x00

PCI header

Address 0 (memory) **0xFE3FF000**

Subvendor ID **0x8086**

Subsystem ID **0x1001**

Int. Line **0x00**

Int. Pin **0x01**

PCI capability

Caps class **Power Management**

Caps offset **0xC8**

Caps version **1.1**

PCI capability

Caps class **Message Signalled Interrupts**

Caps offset **0xD0**

PCI capability

Caps class **PCI Express**

Caps offset **0xE0**

Device type **Legacy PCI-E Endpoint Device**

Port **0**

Version **1.0**

Link width **1x (max 1x)**

Extended capabilities

Caps class **Advanced Error Reporting**

Caps offset **0x100**

Caps class **Device Serial Number**

Caps offset **0x140**

PCI registers Vendor ID

	00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F
00	86 80 22 42 06 04 10 00 02 00 80 02 10 00 00 00
10	00 F0 3F FE 00 00 00 00 00 00 00 00 00 00 00 00
20	00 00 00 00 00 00 00 00 00 00 00 00 86 80 01 10
30	00 00 00 00 C8 00 00 00 00 00 00 00 00 01 00 00
40	00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
50	00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
60	00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
70	00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
80	00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
90	00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
A0	00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
B0	00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
C0	00 00 00 00 00 00 00 00 01 D0 22 C8 00 00 00 0D
D0	05 E0 81 00 0C 30 E0 FE 00 00 00 00 B0 49 00 00
E0	10 00 11 00 C0 0E 00 00 10 08 1B 00 11 1C 07 00
F0	43 01 11 10 00 00 00 00 00 00 00 00 00 00 00 00

Servicii BIOS ptr. PCI : INT 1Ah

- continutul reg.de configurare pot fi cititi folosind functii BIOS ale INT 1Ah
- *BIOS nu permite transfer de date intre CPU si device-urile PCI (numai cu driverele furnizate de producatorul de PCI device)*

Ex. Detectare PCI bus

.386

```
mov ax, 0b101h    ; interrupt 1ah function b101h
int 1ah          ; will tell us if there is a PCI
cmp edx," ICP"   ; bus on the board.
jz yupi          ; EDX=20494350h = ICP
                  ; nop
```

yupi:

Ex. Gasirea unui device pe bus-ul PCI

INTEL_VENDOR_ID EQU 8086h ; intel's unique sig #
INTEL_EXP_NIC EQU 1227h ; sample PCI device etherexpress 10/100 NIC

.386

```
    mov ax, 0b102h          ; interrupt 1ah function b102h
    mov dx, INTEL_VENDOR_ID
    mov cx, INTEL_EXP_NIC
    xor si, si              ; 0=1st device, 1=2nd etc.
    int 1ah
    jc nope
                                ; once returned from this call, BH=bus number,
                                ; BL=device/function #
```

nope:

Category: expansion bus BIOSes

INT 1A - PCI BIOS v2.0c+ - FIND PCI DEVICE

AX = B102h

CX = device ID (see [#00735](#), [#00742](#), [#00743](#), [#00873](#), [#00875](#))

DX = vendor ID (see [#00732](#))

SI = device index (0-n)

Return: CF clear if successful

CF set on error

AH = status (00h, 83h, 86h) (see [#00729](#))

 00h successful

 BH = bus number

 BL = device/function number (bits 7-3 device, bits 2-0 func)

EAX, EBX, ECX, and EDX may be modified

all other flags (except IF) may be modified

Notes: this function may require up to 1024 byte of stack; it will not enable
 interrupts if they were disabled before making the call

device ID FFFFh may be reserved as a wildcard in future implementations
the meanings of BL and BH on return were exchanged between the initial
 drafts of the specification and final implementation

all devices sharing a single vendor ID and device ID may be enumerated
 by incrementing SI from 0 until error 86h is returned


SeeAlso: AX=B102h

Table 9.2 BIOS Functions for the PCI Bus (INT 1AH)

Functions	Call With	Returns
01H – BIOS available?	AH = 0B1H, AL = 01H	AH = 0 if PCI BIOS extension is available BX = version number, EDX = ASCII string 'PCI' CY = 1 if no PCI extension present
02H – PCI unit search	AH = 0B1H, AL= 02H, CX = unit, SI = index DX = manufacturer	AH = result code* BX = bus and unit number CY = 1 for error
03H – class code search	AH = 0B1H, AL = 03H, ECX = class code SI = index	AH = result code* BX = bus and unit number CY = 1 for error
06H – start special cycle	AH = 0B1H, AL = 06H BX = bus, unit number EDX = data	AH = result code* CY = 1 for error Note: The value passed in EDX is sent to the PCI bus during the address phase.
08H – configuration byte read	AH = 0B1H, AL = 08H BX = bus, unit number DI = register number	AH = result code* CL = data from configuration register CY = 1 for error
09H – configuration word read	AH = 0B1H, AL = 09H BX = Bus, unit number DI = register number	AH = result code* CX = data from configuration register CY = 1 for error
0AH – configuration double-word read	AH = 0B1H, AL = 0AH BX = bus, unit number DI = register number	AH = result code* ECX = data from configuration register CY = 1 for error
0BH – configuration byte write	AH = 0B1H, AL = 0BH BX = bus, unit number CL = data to be written DI = register number	AH = result code* CY = 1 for error
0CH – configuration word write	AH = 0B1H, AL = 0CH BX = bus, unit number CX = data to be written DI = register number	AH = result code* CY = 1 for error
0DH – configuration double-word write	AH = 0B1H, AL = 0DH BX = bus, unit number CX = data to be written DI = register number	AH = result code* CY = 1 for error

3.8 PCI-X Bus

- **PCI-X = Peripheral Component Interconnect eXtended**
- Destinata nevoilor de banda mai mare: bus-urilor si retelelor mai rapide
- Poate furniza o banda peste 1 GB/s
 - Realizat cu ajutorul bus-ului pe 64 de biți care operează la 133MHz
 - Foloseste protocol registru-registru
- Poate opera la trei frecvențe diferite
 - 66 MHz
 - 100 MHz
 - 133 MHz



Year created

1998

Created by

IBM, HP, and Compaq

Superseded by

PCI Express (2004)

Width in bits

64

Capacity

1064 MB/s

Style

Parallel

Hotplugging interface


yes

Extensiile PCI-X

Caracteristici:


- **Faza atribut** (faza nouă de tranzacție)
 - Descrie tranzacția cu mai multe detalii decât PCI (marimea tranzacției, identitatea inițiatorului tranzacției)
- **Divizarea tranzacției**
 - PCI: Tratează cererea-răspuns ca o singură tranzacție
 - PCI-X: le împarte în două operațiuni
- **Stările de așteptare optimizate**
 - Bus-ul poate fi eliberat ca urmare a împărțirii tranzacției
- **Transfer de blocuri de dimensiune standard**

Benzi comparative ale Bus-urilor



PCI-X 2.0 Write - Example

4 Transfers
per Clock
Cycle




PCI-X 533 achieves high data rates by transferring
4 QWORDS of data per clock cycle.

4. Tema:

- a. Cum functioneaza mecanismul PnP?**
- b. Studiate si aflati principalele caracteristici ale bus-ului PCI Express (PCI-E). Comparati cu PCI.**
- c. Studiate bus-ul AGP.**


How PnP Works?

- Initially PnP devices remain quiet while the BIOS determines resources required by legacy devices




How PnP Works?

- A legacy device list is created to reserve those system resources




How PnP Works?

- Next the PnP BIOS checks with the PnP devices to see which system resources are options for each device



How PnP Works?

- The PnP BIOS then assigns system resources based on that information





Year created	2004
Created by	Intel · Dell · HP · IBM
Supersedes	AGP · PCI · PCI-X
Width in bits	1–32
Number of devices	<p>One device each on each endpoint of each connection.</p> <p>PCI Express switches can create multiple endpoints out of one endpoint to allow sharing one endpoint with multiple devices.</p>
Capacity	<p>Per lane (each direction):</p> <ul style="list-style-type: none">• v1.x: 250 MB/s (2.5 GT/s)• v2.x: 500 MB/s (5 GT/s)• v3.0: 985 MB/s (8 GT/s)• v4.0: 1969 MB/s (16 GT/s) <p>So, a 16-lane slot (each direction):</p> <ul style="list-style-type: none">• v1.x: 4 GB/s (40 GT/s)• v2.x: 8 GB/s (80 GT/s)• v3.0: 15.75 GB/s (128 GT/s)• v4.0: 31.51 GB/s (256 GT/s)
Style	Serial
Hotplugging interface	Yes, if Express Card, Mobile PCI Express Module or XQD card
External interface	Yes, with PCI Express External Cabling, such as Thunderbolt

- Some things like PCI Express do the best of both worlds, they do a parallel set of serial connections (the 16x port on your motherboard has 16 serial connections). By doing that each line does not need to be in perfect sync with the other lines, just as long as the controller at the other end can reorder the "packets" of data as they come in using the correct order.
- The How Stuff Works page for PCI-Express does a very good explanation in depth on how PCI Express in serial can be faster than PCI or PCI-X in parallel.