


LUCRAREA 1. Decodificator HEX pentru un afișor LED 7segmente

Obiectivul lucrării este implementarea unui decodificator hexazecimal pentru un afișor LED 7 segmente și familiarizarea cu mediul de programare Xilinx Webpack precum și cu limbajul VHDL. Suportul hardware pentru implementare este alcătuit din sistemul de dezvoltare Digilent IIE (circuit FPGA Spartan IIE) și modulul de intrări-ieșiri DIO-1.



Intrări	Ieșiri	Cifra afișată
d3 ...d0	s6 s5 s4 s3 s2 s1 s0 G F E D C B A	
0000	1 0 0 0 0 0 0	0
0001	1 1 1 1 0 0 1	1
0010	0 1 1 0 1 0 0	2
0011	0 1 1 0 0 0 0	3
0100	0 0 1 1 0 1 1	4
0101	0 1 0 0 0 1 0	5
0110	0 0 0 0 0 1 0	6
0111	1 0 0 0 0 0 0	7
1000	0 0 0 0 0 0 0	8
1001	0 0 1 1 0 0 0	9
1010	0 0 0 1 0 0 0	A
1011	0 0 0 0 0 1 1	b
1100	1 1 1 0 0 0 0	C
1101	0 1 0 0 0 0 1	d
1110	0 0 0 0 1 1 0	E
1111	0 0 0 1 1 1 0	F

Afișor Anod Comun (CA): $s_x=0$ segment aprins, $s_x=1$ segment stins (tabelul de mai sus, are și greșeli, găsiți-le!!!)

Afișor Catod Comun (CC): $s_x=0$ segment stins, $s_x=1$ segment aprins


DP- punct zecimal

MODUL DE LUCRU

După lansarea **WebPACK Project Navigator** (double click pe icoana corespunzătoare de pe desktop  sau cu **Start, Programs, Xilinx WebPACK sau ISE 5, Project Navigator**) va apărea o fereastră cu un proiect neinițializat sau fereastra corespunzătoare ultimului proiect la care s-a lucrat (în acest caz se închide cu File, Close Project). Fereastra respectivă are 4 panouri distincte:

1. Un **panou surse** (Sources in the Project) în care este prezentată organizarea fișierelor sursă care alcătuiesc proiectul. Există 4 sub panouri care pot fi aduse în panoul principal: Module View (implicit, în care se va lucra), FileView, Snapshots View și Libraries View.
2. Un **panou procese** (Processes for Current Sources) în care sunt descrise diversele operații care se pot realiza asupra obiectelor din panoul surse.
3. Un **panou de raportare** (Log), în partea de jos a ferestrei, în care se vor afișa mesaje provenind de la procesele în lucru.
4. Un **panou de editare surse HDL**, în partea dreaptă, în care se editează sursele HDL sau schemele, cu editoare corespunzătoare.

În partea de sus a ferestrei principale există o **bară cu meniuri de lucru** (având fiecare o serie de submeniuri): **File, Edit, View, Project, Source, Process, Macro, Window, Help**. La unele din acestea se vor face referiri în continuare.



1. Inițializarea proiectului

Se începe prin crearea unui nou proiect: selectăm din bara de meniuri **File ..New Project**. Aceasta va deschide fereastra **New Project**, prin intermediul căreia vom stabili: **locția proiectului** (directorul de lucru), **numele său**, **tipul și pinout-ul circuitului** FPGA utilizat precum și **programul de sinteză logică** utilizat pentru translația sursei HDL (implicit și limbajul HDL utilizat).

Se apasă butonul ... (similar Browse) de lângă câmpul **Project Location** pentru a stabili directorul în care vor fi memorate fișierele proiectului(aplicației). Directorul de lucru va fi întotdeauna de forma *C:\lucru\proiectul_meu*, unde *C:\lucru* este un director în care utilizatorul are drepturi depline de acces(pentru Windows NT4.0 sau Windows2k). **Numele directorului creat astfel este identic cu numele ales pentru proiect**. În acesta vor fi create(salvate) toate fișierele aferente proiectului.

Se va da un nume proiectului, în câmpul **Project name**, de exemplu **Proiect1 sau dec7led**.


Din panoul **Property Name** se aleg și se selectează consecutiv (meniurile sunt de tip pop-up și se activează prin selecția câmpului și click pe bara care apare în dreapta câmpului):

Device Family: Spartan2E

Device : xc2s200e-7pq208 (acesta este circuitul utilizat pe sistemul de dezvoltare)

Synthesis Tool : XST VHDL

După finalizare se apasă butonul **OK**. În acest moment în directorul de lucru va fi creat un nou director având ca nume numele dat proiectului.



În Panoul Surse vor apărea acum 2 obiecte:

- un obiect de tip proiect numit **Untitled**
- un obiect de tip circuit numit **xc2s200e-7pq208 –XST VHDL**


Se poate da și aici un nume proiectului: se selectează **Untitled** (cu click) și apoi cu **click dreapta** va apare un meniu pop-up din care se selectează ultimul câmp **Properties**. Se va completa câmpul **Project Title** cu același nume, **Project1** (se poate da orice nume de fapt!) și apoi se apasă butonul **OK** pentru a închide fereastra.

2. Descrierea aplicației cu ajutorul unei surse VHDL

Odată finalizată inițializarea proiectului se poate începe descrierea aplicației. Vom începe prin a adăuga proiectului nostru **dec7led** o sursă (un fișier) VHDL. Se face **click dreapta** pe obiectul **xc2s200e-7pq208 –XST VHDL** și din meniul pop-up se selectează **New Source**.

În noua fereastră **New** se va selecta (în panoul din stânga) **VHDL Module** și apoi se va da un nume fișierului sursă în câmpul **File Name**, cum ar fi **dec7seg**. Se verifică să fie bifat checkbox-ul **Add to Project** și apoi se va trece la fereastra următoare cu **Next**.


Noua fereastră se numește **Define VHDL Source** în care apare și numele fișierului sursă definit anterior și asociat modulului curent (Module Name).



Aici vom defini intrările și ieșirile decodificatorului 7 segmente: vom completa pe rând (de sus în jos) câmpurile **Port Name: d** (vectorul binar pentru intrări), **Direction: in**, **MSB:3**, **LSB:0** apoi **Port Name: s** (vectorul binar pentru ieșirile asociate celor 7 segmente), **Direction: out**, **MSB:6**, **LSB:0**. După terminare se apasă **Next** și în noua fereastră (New Source Information) vom vedea un doar sumar al informației introduse. Introducerea se finalizează și fereastra se închide cu butonul **Finish**.

OBS. Se poate sări peste această etapă, definirea interconexiunilor externe făcându-se prin editarea directă a fișierului sursă (în fereastra **Define VHDL Source** se dă **Next** și apoi **Finish**). Si in cazul nostru vom completa descrierea interconexiunilor externe in faza de editare a surselor.

În fereastra din dreapta (a editorului) va apărea acum un model (template, machetă) pentru fișierul nostru sursă VHDL în care sunt descrise bibliotecile implicite (library, use) și forma primară a entității declarate (entity dec7seg) precum și a arhitecturii ei (architecture).



În **panoul surse** apare și fișierul nostru asociat acum obiectului **xc2s200e-7pq208 -XST VHDL** de forma **nume_modul (nume_fisier.vhdl)**. **Prin selectarea numelui** acestui obiect, în **panoul procese** vor apărea și procesele disponibile: **Design Entry Utilities**, **Synthesize**, **Implement Design**, **Generating Programming File**.

Pentru fiecare din aceste procese există un număr de sub-procese ce pot fi făcute vizibile prin expansiunea unui arbore corespunzător procesului (cu click pe „+”)

Lansarea și rularea oricărui proces sau subproces din lista se face prin double click pe proces sau click dreapta și din meniul pop-up se selectează Run.

La aceste procese vom face referiri în continuare.

Fișierul trebuie evident **completat (editat)**, completarea referindu-se la **descrierea arhitecturii aplicației cu ajutorul unei tabelă de adevăr (truth_table)** și **asignarea unui număr de pin** (pentru ca aplicația să poată fi testată pe sistemul de dezvoltare). Sursa completă este dată în continuare.

Editorul utilizat este unul interactiv, orientat pe surse HDL (VHDL în cazul nostru). Apar cu culori diferite cuvintele cheie (**albastru**), comentariile (**verde**) respectiv simbolurile definite de utilizator (negru), acest lucru ajutând la corectarea sintactica în faza de editare primară a sursei HDL.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
```

```
-- identificarea segmentelor
--   -a-
-- f|      |b
--   -g-
-- e|      |c
--   -d-
--
--   -s0-
-- s5|      |s1
--   -s6-
-- s4|      |s2
--   -s3-
--cda in "0" pt a aprinde segmentul (afisor cu anod comun)

--declaratie entitate
entity dec7seg is
    Port ( d : in std_logic_vector(3 downto 0);
          s : out std_logic_vector(6 downto 0);
          c : out std_logic_vector(3 downto 0));

end dec7seg;

--declaratie arhitectura entitate
architecture Behavioral of dec7seg is

begin
--comenzi anozii, "1" pt a activa afisorul
c    <=    "0001";
--comenzi segmente
s    <=    "1000000" when d="0000" else --0
          "1111001" when d="0001" else --1
          "0100100" when d="0010" else --2
          "0110000" when d="0011" else --3
          "0011001" when d="0100" else --4
          "0010010" when d="0101" else --5
          "0000010" when d="0110" else --6
          "1111000" when d="0111" else --7
          "0000000" when d="1000" else --8
          "0011000" when d="1001" else --9
          "0001000" when d="1010" else --A
          "0000011" when d="1011" else --b
          "1000110" when d="1100" else --C
          "0100001" when d="1101" else --d
          "0000110" when d="1110" else --E
          "0001110";          --F

end Behavioral;
```

Se salvează fișierul editat cu **File ..** și **Save..** sau cu click pe icoana corespunzătoare din Toolbar .

Se poate observa ca interfața entității a mai fost completata prin adăugarea vectorului de ieșire c3..c0 utilizat pentru comanda anozilor comuni ai afișoarelor.

TEMĂ Pentru fiecare cifră hex **0..F** din tabela de adevăr să se deseneze configurația corespunzătoare segmentelor s6 .. s0 aprinse sau stinse.


3. Verificarea sintaxei VHDL și corectarea erorilor sintactice

În panoul procese se dă click pe semnul + (care indică prezența unui arbore de subprocese) din dreptul procesului **Synthesize** și prin expandarea arborelui respectiv se pun în

evidență subprocessele: **View Synthesis Report**, **Analyze Hierarchy** și **Check Syntax**. Procesele sau subprocessele pot fi rulate pe rând, individual, sau în secvență.

Lansarea și rularea oricărui proces sau subprocess se face prin double click pe proces sau click dreapta și din meniul pop-up se selectează Run.

Faptul că un proces sau subprocess s-a finalizat cu succes este marcat, în dreptul său, printr-un simbol checked (✓) de culoare verde, în caz contrar apărând un simbol de eșec (✗) de culoare roșie. Simbolul « ? » sau « ! » în galben (?, !) indică o atenționare (warning) legată de rezultatul operației.



Pentru verificarea sintaxei se lansează procesul **Check Syntax**. În cazul în care avem o eroare de sintaxă, ea este raportată **în panoul de raportare** (de regulă cu un mesaj final de forma „Done: failed with exit code: 0001.” sau „Error: XST failed”). Se caută în panoul de raportare locul-linia în sursa unde a apărut eroarea (marcat cu **un simbol roșu**) ea fiind asociată cu numărul de linie corespunzător din fișierul sursă.

ERROR:HDLParasers:3312 - C:/lucru/dec7seg/dec7seg.vhd Line 23. Undefined symbol 's'.

Se da un dublu click pe linia respectiva din panoul de raportare și în fișierul sursa va apărea marcată tot cu un simbol roșu linia corespunzătoare erorii.

```
1 entity dec7seg is
2   Port ( d : in std_logic_vector(3 downto 0)
3         s : out std_logic_vector(6 downto 0);
4         c : out std_logic_vector(3 downto 0));
```

Atenție: în cazul erorilor multiple rezolvarea/corectarea erorilor de sintaxă trebuie începută cu prima apărută (ca în orice limbaj de programare)!


Pe marginea de jos a ferestrei Project Navigator există un indicator pentru poziția curentă (linie, coloană) a cursorului în fereastra de editare, de forma Ln:xxxx, Col:yyyy astfel că, alternativ, se poate căuta linia sau liniile respective, se corectează eroarea sau erorile, se salvează fișierul corectat și se repetă operația până când nu mai există erori sintactice.

Finalizarea cu succes a unui proces sau sub-proces este indicată cu mesajul „Done: completed successfully.” sau „Completed process "Check Syntax" fără nici un mesaj de tip Error!.

Atenție: cuvintele cheie VHDL nu depind de tipul de literă (mare sau mică), fiind „case insensitive”, dar există restricții legate de numele simbolurilor definite de utilizator !!!

4. Sinteza logică

După verificarea sintactică se poate lansa întreg procesul **Synthesize**. Programul de sinteză va transforma descrierea HDL într-un netlist de porți logice.



După finalizarea cu succes a procesului (mesaj: *Done: completed successfully*) rezultatele sintezei și opțiunile utilizate pentru sinteza pot fi vizualizate prin intermediul unor fișiere de raportare prezente în sub arborele procesului: pentru sinteza propriu-zisă **View Synthesis Report**. Vizualizarea se face analog lansării oricărui proces: double click pe obiect sau click dreapta și **Run** din meniul pop-up, fiind lansat în mod automat un program de vizualizare (Viewer) în fereastra de editare a surselor.

Nu se va face și o verificare funcțională.

5. Implementarea aplicației


Avem acum o descriere logică a aplicației (sub forma unui netlist) și rămâne ca aceasta să fie implementată ținând cont de resursele circuitului FPGA **xc2s200e-7pq208**, pentru ca aplicația să poată fi folosită. Se lansează procesul **Implement Design**, în care avem ca **subproces: Translate, Map și Place & Route**. Desfășurarea și progresul în timp al procesului poate fi urmărit prin intermediul unei bare de stare(status bar) în partea din dreapta jos a ferestrei principale Project Navigator.

Trebuie notată apariția eventuală a simbolului de avertizare (?) în dreptul sub-procesului Place & Route care indică existența unor avertizări sau faptul că nu toate sub-procesele (și sub-procesele pot avea la rândul lor alte sub-procese!) au fost activate și/sau executate.

Din toate procesele, acesta este procesul cel mai intensiv computațional și care, în consecință, durează cel mai mult (proporțional cu complexitatea aplicației).

Eventualul eșec al procesului este indicat corespunzător în fereastra de raportare (mesaj final *Done: failed with exit code: nnnn*) indicându-se și cauza erorii. Cauzele eșecului nu sunt legate de regula de sursă VHDL, decât dacă în sursa VHDL s-a făcut și asignarea conexiunilor externe ale circuitului FPGA (de ex. exista o asignare greșită a pinilor), ceea ce la noi nu este cazul. Asignarea respectiva se va face în cazul nostru prin intermediul unui fișier special (fișier constrângeri).

Evident dacă eroarea provine din sursa VHDL, se corectează, se salvează și **se repetă procesele de sinteză și implementare**.



Unele din motivele pentru care acest proces poate eșua sunt:

- resursele circuitului sunt insuficiente pentru implementare
- pinii asignați (ca număr-identificator depin) nu pot fi folosiți pentru intrări/ieșiri de uz general, fiind pini de alimentare (Vcc sau GND) sau corespunzând interfeței de programare JTAG
- pinii asignați sunt dublu sau multiplu definiți (avem semnale diferite cărora le sunt asignați aceiași pini)

6. Verificarea modului în care s-a făcut implementarea

După finalizarea cu succes (mesaj final *Done: completed succesfully*) a procesului **Implement Design** se pot examina fișierele de raportare: **Place & Route Report** sau **Pad Report**.



Din aceste fișiere se pot extrage o serie de informații utile cum ar fi:



- gradul de utilizare a resurselor circuitului (**Place & Route Report**): numărul de SLICE-uri unitati elementare utilizate, numărul de blocuri intrare-iesire (IOB) utilizate
- asignarea pinilor (**Pad Report**); se poate vedea numele semnalului (ex. s(5)) si numarul de pin (ex. P35) precum și alte informatii cum ar fi tipul de interfata electrica(LVTTL), conexiunile rămase neutilizate (UNUSED), borne de alimentare (VCCO, VREF, GND), interfața JTAG (TDI,TDO,TCK,TMS), etc.

De menționat că în cazul nostru asignarea s-a făcut automat neexistând definită nici o constrângere în acest sens (o vom face în etapa următoare). Acesta este și motivul avertizării (!) la nivelul sub-procesului Place& Route.

7. Asignarea (constrângerea) conexiunilor externe ale circuitului FPGA.


Pentru ca aplicația noastră să poată fi utilizată pe platforma hardware disponibilă (DIIE+DIO-1) este necesar ca să avem o corespondență între intrările-ieșirile aplicației noastre și resursele hardware.

Se selectează identificatorul proiectului **xc2s200e-7pq208-XST VHDL**, apoi se dă click dreapta și în meniul pop-up se selectează **New Source**. În fereastra New se selectează tipul **Implementation Constraint File** căruia i se va da tot numele dec7seg. Rezultatul va fi crearea unui fișier dec7seg.ucf care va fi asociat aplicației și care va fi editat în continuare.




Se continuă cu **Next** și **Finish**.

În continuare se va da un dublu-click pe numele fișierului nou creat.



Ca efect al acestei acțiuni se va deschide fereastra editorului Xilinx Constraints Editor. Pentru a putea constrânge alocarea interfeței externe a aplicației (a pinilor circuitului FPGA) se va selecta Tab-ul **Ports**. Aici în coloana **Port Name** vor apărea celule cu numele semnalului respectiv (ex. c(0), s(1), d(3), etc.), iar în coloana **Location** se va face atribuirea locației sub forma Pnumar_pin.(ex. P124). În coloana **Direction** este descris tipul semnalului, intrare (INPUT), ieșire (OUTPUT) sau bi-direcțional (INPUT-OUTPUT). Singura coloană care se va edita este **Location** având ca referință tabelele date în continuare. Se selectează celula (cu click) și se editează sau se poate face dublu click pe celula, în fereastra deschisă Location se completează câmpul Location și se dă OK).

După editarea tuturor locațiilor se mai verifică odată și se iese cu File- Exit. Ca efect al acestei operații va apărea o fereastră de avertizare (Notice...) în care se va apăsa butonul **Reset**. Pentru ca noile locații (constrângeri) să fie luate în considerare **trebuie repetat procesul de implementare (Implement Design)**.




Completarea acestui fișier este legată de modul în care sunt utilizate conexiunile externe (pinii) ale circuitului FPGA pe sistemul de dezvoltare DIIIE precum și de modul în care aceste conexiuni sunt dirijate prin intermediul conectorilor de expansiune spre modulul de intrări-ieșiri DIO-1.

Celulele **Location** se vor completa conform tabelelor funcționale descrise în continuare.


Intrările pentru decodificator vor fi generate cu ajutorul a 4 (SW1..SW4) din cele 8 comutatoare de translație (SW1..SW8) aflate pe modulul DIO-1. Conexiunea (To connector) pentru fiecare din comutatoare este adusa prin intermediul conectorilor de expansiune pe sistemul DIIE si de aici la pinul corespunzător (P...) al circuitului FPGA.

Intrări decodificator (vectorul d)	Comutator	Pini FPGA
d0	SW1	P126
d1	SW2	P129
d2	SW3	P133
d3	SW4	P135




Observația cea mai importantă legată de sistemul de afișare LED cu 7 segmente este că aceste 4 afișoare, **in varianta cu anod comun** (CA), sunt conectate pentru o utilizare cu multiplexare in timp.

Astfel segmentele corespunzătoare (a...g, dp) de la fiecare din cele 4 afișoare sunt conectate între ele, existând doar o comandă individuală (a1..a4) pentru anodul comun al fiecărui afișor.



Pentru ca un segment al unuia din cele 4 afișoare sa fie aprins trebuie ca, in același moment de timp, linia comuna de segment sa fie comandata in „0” **și** comanda de anod individuala sa fie in „1” (de exemplu pentru a aprinde segmentul f de la afișorul din dreapta: a1=„1” si f=„0”). Aceasta facilitate o vom utiliza in aplicațiile următoare unde va fi necesar sa afișam valori pe mai multe cifre.

O diagramă temporală care ilustrează principiul de funcționare al unui afișaj cu multiplexare in timp este data in figura următoare.



Seven segment display refresh signals and timings

Comenzi anodi afișor (vectorul c)	Anod comun	Pini FPGA
c0	a1	P160
c1	a2	P162
c2	a3	P164
c3	a4	P166

Comenzi segmente (vectorul s)	Segment	Pini FPGA
s0	a	P127
s1	b	P132
s2	c	P134
s3	d	P136
s4	e	P139
s5	f	P141
s6	g	P146


Conexiunile a1..a4 si s0..s6 sunt aduse prin intermediul conectorilor de expansiune pe sistemul DIIE si de aici la pinul corespunzător (P...) al circuitului FPGA.

Verificați aceste informații acestea folosind manualul si schemele DIIE si IO-1!

8. Vizualizarea configurației circuitului FPGA

După finalizarea procesului de implementare se poate obține o reprezentare grafică a modului în care au fost utilizate resursele circuitului FPAG, respectiv CLB-urile si blocurile de intrare-ieșire (pinii).


Pentru aceasta se va lansa procesul **View/Edit Placed Design** (FloorPlanner), de fapt un sub-proces al lui **Place & Route**, care va avea ca efect lansarea unei aplicații de sine stătătoare numită **Xilinx FloorPlanner**.




In fereastra FloorPlanner vom găsi:

- in zona **...Design Hierarchy** (stânga sus) apar intrările, ieșirile si LUT-urile utilizate pentru sinteza decodicatorului
- in zona **...Design Nets** (stânga jos) apar diversele net-uri (semnale interne) utilizate de aplicatie
- in zona **....Placement for xc2s200E-7pq208** apare o matrice cu cele 28 x 42 de CLB ale circuitului FPGA precum si pinii distribuiți pe periferia acestei matrice

In figura de mai jos se observă că aplicația noastră folosește 15 IOB-uri (15IOBs, blocuri intrare-ieșire si pinii corespunzători) precum si 7 generatoare de funcții (7 FBs) implementate de fapt cu ajutorul unor LUT-uri. Resursele „ocupate” de aplicația noastră sunt practic infime in raport cu resursele totale ale circuitului! Astfel va fi nevoie sa utilizăm o scară de reprezentare corespunzătoare ca sa putem vizualiza zona respectivă din circuit (cu **View-Zoom In** sau butonul ).



În final deoarece nu dorim să modificăm nimic în această configurație, se va ieși din această aplicație cu **File – Exit**, având grijă să apăsăm și butonul **No** ca răspuns la întrebarea „Save changes to.....”.



9. Generarea fișierului de programare de tip Bitstream

Ultima etapă corespunde și ultimului proces care trebuie parcurs în secvență și anume generarea fișierului de programare. Se lansează procesul **Generate Programming File**. În principiu nu există nici un motiv pentru ca acest proces să nu se finalizeze corect, mesajul din fereastra de raportare fiind de forma: ... Saving bit stream in "dec7seg.bit"... Bitstream generation is complete...Completed process "Generate Programming File"...

De reținut că informația necesară programării se află în fișierul dec7seg.bit!

Spre deosebire de fișierele JEDEC **fișierul generat de tip .bit NU este un fișier ASCII** (text) al cărui conținut să poată fi vizualizat (de ex. cu Notepad sau Wordpad).


10. Programarea circuitului

Vom utiliza: **sistemul de dezvoltare DIIE** cu modulul DIO-1 deja conectat, **un alimentator extern** Digilent pentru alimentarea sistemului de dezvoltare, **un cablu de programare JTAG** care se conectează la portul paralel al calculatorului și la conectorul JTAG aferent DIIE (**ATENȚIE: borna notată Vcc a conectorului spre interiorul plăcii DIIE!**).

Programarea circuitului FPGA utilizat pe sistemul de dezvoltare DIIE presupune urmărirea ordinii de conectare:


- se conectează cablul de programare JTAG la calculator și la sistemul de dezvoltare (**atenție la corespondența** între notațiile de pe conectorul JTAG al programatorului și la cele de la conectorul corespunzător pe sistemul de dezvoltare, conectorul nu are cheie și poate fi introdus și invers!!!)
- **doar apoi** se alimentează sistemul de dezvoltare (se conectează alimentatorul universal al sistemului de dezvoltare)

Se lansează sub procesul **Configure Device(Impact)** (un sub-proces al lui **Create Programming File**).



Fereastra inițială **untitled [Configuration Mode]-iMPACT** se deschide în Tab-ul **Boundary Scan**.

Se va face un click dreapta în fereastra corespunzătoare Tab-ului **Boundary Scan** (care trebuie să fie selectat implicit). În meniul pop-up se selectează câmpul **Initialize Chain**.




Se apasă butonul OK la fereastra care se va deschide în continuare.




În fereastra **Boundary Scan** va apărea circuitul identificat automat (identificarea este de fapt greșită el fiind văzut ca un circuit Virtex 200e!) cerându-se asocierea unui fișier de tip

bitstream (.bit) care sa fie utilizat pentru programare (Assign New Configuration File). Se selectează dec7seg.bit si se apăsă butonul Open.




Datorita identificării greșite (un bug al aplicației IMPACT) in urma citirii fișierului (in care este codificat si tipul circuitului FPGA) va apărea si o fereastră de avertizare in care se va apăsa butonul Yes (identificarea greșita nu va avea nici un fel de consecințe in acest caz).




In continuare pe circuitul din fereastra (langa el apare tipul FPGA si numele fișierului bitstream) **care trebuie sa fie selectat** se va face un click dreapta. In meniul pop-up care apare se va selecta câmpul **Program**.




Ca rezultat se va deschide o noua fereastră **Program Options** in care se va apăsa butonul **OK**.



Dacă operația de programare a fost finalizată cu succes va apărea mesajul **Programming Succeeded**.



Se închide aplicația Impact cu **File-Exit** si se apasă pe butonul **No** in fereastra **Save CDF File** care apare in momentul închiderii ei.




Din acest moment aplicația trebuie sa fie funcțională!

OBSERVATIE IMPORTANTA

Fereastra inițială **untitled [Configuration Mode]-iMPACT** apare indiferent dacă întreg lanțul de programare este funcțional sau nu (circuit alimentat, cablul de programare conectat la portul paralel al PC și conectat corect la sistemul de dezvoltare).

Dacă în momentul în care se lansează operația **Initialize Chain** apare o fereastră numită **Cable Notification** fereastră care persistă un timp îndelungat urmată de mesaje de eroare de forma celor de mai jos există o problemă în lanțul de configurare. Se verifică elementele prezentate anterior (alimentări, conectări corecte) și după înlăturarea cauzei se repetă operația.



11. Testarea aplicației

Practic imediat după terminarea operației de programare se poate trece direct la testarea aplicației.

Correspondența între mărimile de intrare ale decodicatorului nostru și semnalele provenind de la cele 4 comutatoare este: **d0 = SW1 , d2 = SW2 , d2 = SW3 , d3 = SW4** .

Vom utiliza cele 4 comutatoare cu translație SW1 ..SW4 (în figura este indicat SW1) pentru a genera toate combinațiile de 4 biți pentru cele 16 cifre hex de la 0 la F. Vom face pe rând: **0000, 0001, ..., 1110, 1111** și vom verifica corectitudinea cifrei afișate (în figura este afișorul utilizat-activ).

