

2. Implementarea porților logice în ISE Xilinx.

2.1 Utilizarea editorului de scheme din ISE WebPack

XILINX ISE (Integrated Software Environment) este un mediu de proiectare a sistemelor digitale integrate implementate pe circuitele programabile XILINX, care oferă o gamă largă de aplicații pentru proiectare utilizând circuite FPGA sau CPLD. Proiectarea se poate realiza utilizând atât descrierea schematică, cât și limbaje de descriere hardware (VHDL sau Verilog).

Pentru exemplificare, se consideră proiectarea unui sistem digital combinațional care să cuprindă tipurile de porți logice existente. Pentru aceasta se consideră ca date de intrare 2 biți care intră succesiv în cele 4 porți (INV, OR, XOR, AND).

2.2 Pornirea Xilinx ISE

Pentru a lansa *ISE WebPack*, dublu click pe iconița asociată programului sau se apelează meniul:

Start —> All Programs —> Xilinx ISE —> ISE —> Project Navigator.

Fereastra principală, *Project Navigator*, oferă o interfață care organizează toate fișierele și programele asociate cu modelul sistemului digital proiectat. Fereastra este împărțită în patru sub-ferește:

- sub-fereastra surselor (source panel) în care sunt afișate toate fișierele asociate proiectului curent;
- sub-fereastra proceselor (process panel) în care se află toate procesele și operațiile disponibile pentru fișierul selectat;
- sub-fereastra consolă (transcript panel) în care este prezentată starea proceselor, atenționările și erorile rezultate în urma unui proces;
- sub-fereastra editor (editor panel) unde se afișează codul unui fișier selectat.




Figura 1.4 Fereastra principală XILINX ISE Webpack.

2.3 Crearea unui proiect nou

Pentru a crea un proiect nou se apelează meniul *File* —> *New Project*

Se completează câmpurile cu numele proiectului, locația, iar în câmpul *Top-level source type* se selectează *Schematics*. Apoi click *Next*. Se denumește proiectul *functionQ*. Proiectul constă dintr-un set de fișiere ce se vor crea în directorul selectat.




Figura 1.5 Fereastra *New Project Wizard Create New Project*.

În fereastra de descriere a dispozitivului, prezentat în figura 1.6, se completează, câmpurile ce descriu circuitul Xilinx utilizat. Apoi click *Next*.




Figura 1.6 Fereastra *New Project Wizard Device Properties*.

Placa utilizată conține un dispozitiv FPGA cu următoarele caracteristici:

Device Family: Spartan3E

Device: XC3S500E

Package: FG320

Speed Grade: -4

Synthesis Tool: XST (VHDL/Verilog)

Simulator: ISE Simulator (VHDL/Verilog)

Apoi se debifează *Enable Message Filtering*.

Următoarele două ferestre care vor apărea, *New Project Wizard Create New Source* și *New Project Wizard Add Existing Sources* sunt prezentate în figurile 1.5 și 1.6. Prin aceste două ferestre se pot crea fișiere sursă noi sau se pot include în proiect fișiere sursă existente. Atât crearea unor descrieri noi cât și includerea în proiect a unor surse existente se pot face și ulterior creării proiectului, apelând la meniul *Project* —> *New Source...* ; *Project* —> *Add Source...*

Se amâna includerea fișierelor în proiect, apoi se face click pe *Next* în cele două ferestre.




Figura 1.7 Fereastra *New Project Wizard Create New Source*.

În ultima fereastră care va apărea, *New Project Wizard Project Summary*, se găsește un sumar cu toate datele referitoare la proiect și la modelul folosit. Click *Finish*.




Figura 1.8 Fereastra *New Project Wizard Project Summary*.

2.4 Crearea unui fișier pentru o schemă (.sch)

Pentru a crea un fișier sursă schemă, se selectează în sub-fereastra surselor *Sources* modelul xc3s500e-4fg320, se dă click dreapta pe el, apoi click stânga pe *New Source...*




Figura 1.9 Sub-fereastra *Sources* și sub-meniul proiectului.

În fereastra *New Source Wizard Select Source Type* se selectează *Schematic* și se completează numele fișierului sursă ce se va genera și locația acestuia în sistemul de fișiere al calculatorului. Se denumește fișierul *functionQ*. Fișierul salvat va avea extensia *.sch*. Se asigură selectarea opțiunii *Add to project*. Click *Next* și *Finish*.




Figura 1.10 Fereastra *New Source Wizard Select Source Type*.

2.5 Adăugarea componentelor

În partea stângă în fereastra *Sources* se găsește lista cu categoriile de simboluri și cea cu simbolurile propriu-zise. Pentru a se găsi cu ușurință simbolurile necesare (aici porțile logice) se selectează la *Categories* Logic. În lista *Symbols* se vor afișa doar simbolurile de la porțile logice. Dacă se dorește căutarea unui simbol după denumire, se scriu primele litere în *Symbol Name Filter*, realizându-se un filtru, iar în lista *Symbols* vor apărea doar simbolurile a căror denumire începe cu acele litere.

Se selectează simbolul dorit. Pentru a-l plasa în cadrul schemei, se face click în locul în care se dorește a fi pus. Astfel se plasează toate simbolurile schemei, astfel:

- Un inversor (INV); o poartă „sau” (OR2); o poartă „sau exclusiv”(XOR2); o poartă „și”(AND2).




Figura 1.11 Adăugarea simbolurilor în schema.

2.6 Editarea de conexiuni

Odată plasate componentele, acestea trebuie legate între ele prin intermediul unor conexiuni simple sau magistrale.

Pentru a realiza o conexiune se apelează comanda:

Add -> Wire (CTRL+W)

sau

click pe iconița *Add Wire* .

Pentru a plasa o conexiune, după ce ați dat click pe iconița faceți click pe primul pin și dublu-click pe cel de al doilea pin. Unui fir i se poate asocia o denumire utilizând comanda:

Add -> Net Name (CTRL+D)

sau

click pe iconița *Add Net Name* .

2.7 Adăugarea terminalelor de intrare și de ieșire

Pentru a adăuga terminale de intrare și de ieșire se utilizează comanda:

Add -> I/O Marker (CTRL+G)

sau

click pe iconița *Add I/O Marker* .

Se modifică (prin redenumire) numele implicite ale porturilor cu numele specifice exemplului ales (IN1 IN2). Pentru a redenumi un terminal, se efectuează click dreapta pe el și se selectează *Rename port*.

Se remarcă faptul că denumirile de fire și porturi depind de literele majuscule sau minuscule ce le conțin (eng. "case sensitive").




Figura 1.12. Schema de porți logice asociată funcției Q

2.8 Verificarea schemei

Pentru a verifica schema din punct de vedere electric se execută comanda:

Tools → *Check Schematic*

sau

click pe iconița *Check Schematic* .

În urma verificării schemei se vor raporta posibilele erori de conectare a firelor, porturilor sau componentelor. În cazul unor erori acestea vor fi raportate în fereastra consolă, împreună cu mesaje explicative. Dacă nu sunt erori, mesajul raportat este:

StartDRC...

No error or warning is detected

2.9 Salvarea schemei

Pentru salvarea schemei se execută comanda:

File → *Save (CTRL+S)*

sau

click *Save*. 

Se salvează schema în fișierul functionQ.sch.

2.10 Crearea simbolurilor și utilizarea lor

Pentru a se ușura munca pe viitor, se pot realiza propriile simboluri sau se pot modifica alte simboluri existente în bibliotecă. Noile simboluri create vor fi plasate în bibliotecă locală de simboluri. Pe viitor, când e nevoie de utilizarea din nou a unei scheme se poate folosi direct ca un simbol.

Pentru a realiza un simbol nou se efectuează click pe *Tools* → *Symbol Wizard*. În prima fereastră puteți selecta forma simbolului și modul de denumire a pinilor. Pentru ușurință selectați *Pin Name Source = Using Schematic*. În următoarea fereastră, *Symbol Wizard Pin Page* figura 4.12, porturile vor apărea completate cu denumirile folosite în schema. În cazul în care selectați *Specify manually* toate porturile vor trebui introduse manual.

După editarea simbolului, click *Next* → *Next* → *Finish*.




Figura 1.13 Fereastră *Symbol Wizard Pin Page*.

În ultimă fază, simbolul trebuie salvat într-un fișier cu extensia .sym. Numele simbolului va fi numele fișierului.

Atenție! Pentru a folosi simbolul în alt proiect, se copiază în directorul noului proiect fișierul .sym și fișierul .sch asociat (schema internă a simbolului).

2.11 Testarea schemei.

Pentru a testa funcționalitatea modelului schematic, trebuie creat un fișier test bench în care se furnizează valorile datelor de intrare pentru funcția Q. Acest lucru se face astfel:

În submeniul *Source Panel* selectăm *Sources* apoi se adaugă un nou fișier sursa acestui proiect. Acesta este de tip *Test Bench Waveform*. Se dă numele *test_schematic* apoi Next, iar căsuța *Add to project* trebuie bifată. După ce s-a apăsat Next, apare o fereastră în care trebuie selectat fișierul cu care face asocierea fișierul de test creat (în cazul de față proiectul are un singur fișier ca sursă și anume *functionQ*). Next și Finish.

Noua fereastră care se deschide permite selectarea tipului de circuit al fișierului de test. Nu avem nevoie de un circuit secvențial, deci la *Clock Information* se selectează *Combinatorial* iar la *Initial Length of Test Bench* se completează 1700 ns pentru a introduce toate valorile posibile la intrare, apoi Finish.




Figura 1.14. Fereastră Initialize Timing

Extensia noului fișier creat în proiect este .tbw.

În cadrul acestui fișier, se setează valorile de intrare prin click pe zonele albastre ale fiecărei intrări, astfel valorile intrărilor basculează între 0 și 1. Se încearcă acoperirea tuturor posibilităților:




Figura 1.15. Schema fișierului de test pentru schematics

După ce s-a salvat fișierul *test_schematic.tbw*, în source panel se alege *Sources for: Behavioral Simulation*, se selectează fișierul *test_schematic (test_schematic.tbw)* iar din process panel se expandează Xilinx ISE Simulator, click dreapta pe *Simulate Behavioral Model -> Properties* iar la Simulation Run Time se completează 1700 ns, OK, apoi se efectuează dublu click pe *Simulate Behavioral Model*.

Astfel se obține următoarea reprezentare:




Figura 1.16. Rezultatul simulării

2.12 Implementarea în cod VHDL

În cadrul aceluiași proiect, se adaugă o nouă sursă de tip *VHDL Module* care se numește *functionQ_vhdl*, apoi se introduc variabilele de intrare IN1 și IN2 precum și ieșirile inversor, sau, sau_exclusiv, și.

Se completează codul generat astfel încât să ajungem la următorul cod:




Figura 1.16. Codul VHDL

Pentru testarea codului VHDL, se adaugă o nouă sursă de tip *Test Bench Waveform* în mod similar și cu aceleași modificări făcute ca și la fișierul de test pentru schematic. Valorile pentru datele de intrare se setează exact ca la testul anterior.

În urma executării noului fișier de test, trebuie să obținem o simulare identică cu cea de la schematic.




Figura 1.17. Rezultatul simulării codului VHDL

Se verifică schema, având în vedere modul de operare al porților logice din punct de vedere teoretic, prezentat în tabelul de mai jos:

Operator	Formulă
AND	Adevărat (1) când toate intrările sunt adevărate(1)
OR	Adevărat (1) când cel puțin o intrare este adevărată (1)
XOR	Adevărat (1) dacă și numai dacă o intrare, dar nu amândouă, are valoare de adevăr(1)
NOT	Adevărat (1) când intrarea este falsă (0)

Aşadar, conform schemei :

	200-300ns	300-600ns	600-700ns	700-1100ns	1100-1400ns
IN1	0	0	0	1	1
IN2	0	1	0	0	1
Inversor(NOT) pt IN1	1	1	1	0	0
Sau (OR)	0	1	0	1	1
Sau_exclusiv (XOR)	0	1	0	1	0
Şi (AND)	0	0	0	0	1

3.Cosimulare

Cosimularea este o metodologie de simulare care permite unor componente individuale să fie simulate de către diferite platforme simultan care interschimbă informații între ele.

Pentru procesul de CoSimulare e nevoie de următoarele platforme instalate:

1.)Matlab Simulink

2.)ModelSim

Se deschide un nou model de tip Simulink.


În modelul Simulink curent se fac următoarele setări:

-În *Simulation -> Configuration parameters* se setează *Fixed Step(auto)* iar *Stop Time* se setează la 20(secunde).

-Din *Libraria EDA Simulator Link MQ* se inserează blocul *HDL Cosimulation*

Se da dublu click pe blocul inserat în model și se setează următorii parametrii:

Din meniul *Ports* se setează intrările și ieșirile astfel încât acestea să coincidă cu numele din codul VHDL.




Din Biblioteca *Simulink* -> *Sources* se inserează 2 blocuri de tip Pulse Generator. Aceste blocuri vor avea următoarele setări

Blocul 1: Amplitudine 1, Perioada (Period) 10, Lungimea Pulsului 10%, Defazaj (Phase delay) 0 secunde

Blocul 2: Amplitudine 1, Perioada (Period) 10, Lungimea Pulsului 90%, Defazaj (Phase delay) 0 secunde

După ce se efectuează aceste setări se introduc 2 blocuri de conversie în date booleene (Blocul *Data Type Conversion* din Libraria *Simulink* -> *Commonly Used Blocks* care se setează ca Boolean).




Ulterior, se introduce modelul Simulink al porților logice în noul model Simulink însă se șterg intrările de tip Signal Generator + Constant și se leagă la Pulse Generator convertit la boolean.

Semnalul care iese din modelul creat în Simulink trebuie întârziat cu o unitate de timp pentru a fii în fază cu semnalul care iese din Blocul HDL Simulation (semnalul din acest bloc ieșind întârziat cu o unitate de timp adică 1 nanosecunda care în Simulink înseamnă 1 secundă).

Se introduc 4 blocuri de *Integer Delay* din biblioteca *Simulink* -> *Discrete* cu următoarele setări (Inițial Condition 0, Sample time -1, Number of Delays 1)

Acest bloc are rolul de a întârzia semnalul cu o unitate de timp și se aplică ieșirilor modelului simulink.


Din biblioteca *Simulink* > *Sinks* se introduce un bloc *Scope* cu 10 intrări (se debifează Limit Data Points To 5000).



Primele 2 intrări de la Scope sunt Semnalele de intrare iar apoi concomitent prima ieșire de la ModelSim cu prima de la modelul în simulink până la ultimele ieșiri. Pentru vizualizarea rezultatului mai trebuie să urmăm câțiva pași.

Din Matlab Workspace se tastează comanda `vsim()` pentru a se deschide o instanță a programului ModelSim.

Se compilează codul VHDL dorit (se alege fișierul sursă în care avem codul VHDL, anume `functionq_vhdl.vhd`). Se apasă Butonul Compile pentru a compila acest cod apoi se apasă Done pentru a încheia operațiunea.



Urmatorul pas presupune simulare codului VHDL compilat anterior.


Astfel, din butonul Simulate al meniului principal se selectează Start Simulation... Astfel se deschide o noua instanță a ferestrei Start Simulation.

În urma compilării, fișierul VHDL a fost inserat în folderul „work”.

În fereastra Start Simulation se expandează folderul „work” și se selectează functionq_vhdl.

În subfereastra Resolution se setează timpul de simulare în nanosecunde (ns adică o secunda din simularea în simulink este echivalenta cu o ns în modelsim).

Se apasă butonul „OK” pentru a încheia operațiunea.



În fereastra de transcript a instanței ModelSim curente se introduc următoarele comenzi:


```
>>vlib work
```

```
>>vmap work work
```

```
>>vsimulink functionq_vhdl
```

Funcția vlib work se apelează pentru linkarea între sistemul de librării și fișierul work în care este salvat fișierul *.vhd adăugat anterior.

Se revine la modelul simulink pentru vizualizarea rezultatului.




Observație:

Timpul de corelare reprezintă perioada de timp în care Simulink așteaptă răspunsul de la ModelSim . Deoarece cele doua simulatoare nu pot lucra simultan exista acest interval de timp , unul dintre ele așteptându-l pe celălalt. Deci propriu-zis cosimularea începe de la secunda 1.


4. Testarea pe placa FPGA

Pentru a testa schema pe placă, fiecare terminal de intrare și de ieșire se asociază cu câte un pin al circuitului FPGA.




Pentru acest lucru, se dă click în meniul Processes -> User Constraints -> Pre – Synthesis.

Se va primi o alertă ca în figura de mai jos:




Aceasta face referire la existența fișierului UCF aferent schemei selectate. Se alege opțiunea YES pentru a asocia pinii cu ajutorul utilitarului Pace.

În următoarea fereastră se face asocierea efectivă a pinilor, astfel încât cele 2 switch-uri (etichetate pe placă K13 și K14) să fie de tip ‘input’ și cele 4 ieșiri să fie aferente celor 4 LED-uri (E14, G13, N15, P15).




Se salvează și va apărea următoarea fereastră:





Nu se modifica nimic, ci doar se apasă OK.

Ulterior se selectează opțiunea Synthesize prin dublu – click pe aceasta.




Prin aceeași metoda se selectează și opțiunea Implement Design și Generate Programming File.






În urma generării va apărea urmatorul warning:



Se apasă Ok, după care va apărea fereastra de detectare a dispozitivului FPGA.



Se apasa Finish.

4.2 Încărcarea pe placă a fișierului bitstream (.bit)


Pentru a încărca pe placă fișierul bitstream, se expandează în subfereastra *Processes* Configure Target Device și se efectuează dublu click pe Manage Configuration Project(iMPACT).

Circuitul FPGA este programat printr-o interfață JTAG. Pe machetă există trei circuite cu interfață JTAG, conectate în serie:

- xc3s500e circuitul FPGA (folosit pentru studiu);
- xcf04s circuitul EPROM (conține programul pentru aplicația implicită pentru FPGA, utilizată la testarea initiala a machetei).

- xc2c64a circuitul CPLD (conține modulul hardware pentru programarea circuitului FPGA cu conținutul din memoria EEPROM, la punerea sub tensiune a machetei);

După depistarea automată a tipului de cablu de conectare dintre macheta FPGA și calculator, va apărea o reprezentare grafică a lanțului celor trei circuite, așa ca în următoarea figură:



Reprezentarea grafică a lanțului JTAG cu cele trei componente: FPGA, CPLD, EEPROM.

Fiecare din cele trei circuite pot fi programate prin interfața JTAG și are asociat câte un fișier de programare. În prima fereastră ce apare se efectuează click pe *Finish*. După aceea va trebui să se selecteze fișierul ce va fi încărcat pe circuitul FPGA (primul în lanț) și să se efectueze click pe *Open*. La următoarele două modele de circuite nu se selectează nici un fel de fișier și se efectuează click pe *Bypass*. În ultimă fază, se efectuează click dreapta pe circuitul FPGA xc3s500e și click *Program*.