Structura sistemelor de calcul
Programa analitică a cursului
INTRODUCERE
INDICATORI DE PERFORMANȚĂ- Timpul de execuție
- Timpul UCP
- MIPS
- MFLOPS
- Programe de evaluare a performanțelor: Compararea și sintetizarea performanțelor; Evoluția programelor de evaluare a performanțelor; SPEC CPU2017
- Legea lui Amdahl
- Principiul localității
UNITATEA ARITMETICĂ ȘI LOGICĂ
ADUNAREA- Sumatorul elementar
- Sumatorul cu propagarea succesivă a transportului
- Sumatorul cu anticiparea transportului
- Sumatorul cu selecția transportului
- Sumatorul cu salvarea transportului
- Sumatorul serial
- Sumatorul zecimal
- Înmulțirea prin deplasare și adunare
- Tehnica Booth
- Înmulțirea într-o bază superioară
- Înmulțirea matriceală
- Arborele Wallace
- Circuite de înmulțire pipeline
- Împărțirea cu refacerea restului parțial
- Împărțirea fără refacerea restului parțial
- Împărțirea cu semn
- Reprezentarea numerelor în virgulă mobilă
- Standardul IEEE 754 pentru reprezentarea în virgulă mobilă
- Operații cu numere reprezentate în virgulă mobilă: Adunarea și scăderea în virgulă mobilă; Înmulțirea și împărțirea în virgulă mobilă; Considerații de precizie
- Circuite pipeline pentru operații în virgulă mobilă
SISTEME DE MEMORIE
IERARHIA MEMORIILORTIPURI DE MEMORII
- Metoda de acces
- Metoda de scriere
- Posibilitatea distrugerii informațiilor
- Celula de memorie și unitatea de memorie
- Organizarea memoriilor
- Proiectarea memoriilor
- Exemplu de circuit de memorie comercial
- Memorii DRAM: Parametrii memoriilor DRAM; Accesul în mod pagină; Categorii de memorii DRAM; Memoria SDRAM; Memoria DDR SDRAM; Memoria DDR4 SDRAM; Module de memorie
- Memorii flash: Principiul de funcționare; Arhitectura NOR; Arhitectura NAND; Sisteme de memorie NAND; Formatul SD; Formatul SSD; Formatul eMMC; Formatul UFS
MEMORIA ASOCIATIVĂ
MEMORIA CACHE
- Principiul memoriei cache
- Organizarea memoriei cache
- Funcționarea memoriei cache
- Maparea adreselor: Maparea asociativă; Maparea directă; Maparea cu seturi asociative
- Strategii de înlocuire
- Principiul memoriei virtuale
- Translatarea adreselor
- Paginarea
- Segmentarea
- Paginarea combinată cu segmentarea
- Strategii de înlocuire
ARHITECTURI RISC
INTRODUCERECAUZE ALE COMPLEXITĂȚII ARHITECTURALE CRESCUTE
AVANTAJE ALE ARHITECTURILOR RISC
FERESTRE SUPRAPUSE DE REGISTRE
CARACTERISTICI ALE ARHITECTURILOR RISC
COMPARAȚIE ÎNTRE ARHITECTURILE RISC ȘI CISC
ARHITECTURA ARM
- Prezentare generală a arhitecturii ARM
- Arhitectura ARMv7
- Arhitectura ARMv8: Prezentare generală a arhitecturii ARMv8; Starea de execuție AArch32; Starea de execuție AArch64
INTRODUCERE ÎN ARHITECTURI PARALELE
TIPURI ȘI NIVELE DE PARALELISMCLASIFICAREA ARHITECTURILOR PARALELE
- Taxonomia Flynn
- Taxonomie extinsă
ARHITECTURI SIMD
ARHITECTURI SISTOLICE
ARHITECTURI MIMD
- Prezentare generală
- Arhitecturi cu memorie partajată
- Arhitecturi cu transmitere de mesaje
- Alte arhitecturi MIMD
- Prezentare generală
- Modelul fluxului de control
- Modelul fluxului de date
- Arhitecturi cu flux de date
- Exemple de calculatoare cu flux de date
Actualizat la: 18 septembrie 2020