Overview AC/CA IP PRS VA Advisor

Examen, sesiunea exceptionala, septembrie (cf. programarii oficiale)

-3. Pentru a nu repeta acelasi lucru fiecarui student care vine sa consulte lucrarea, am scris un scurt ghid pentru AC ghid.

-2. Pentru a avea suficiente subiecte listate, daca doriti sa participati la examenul restanta AC, procedati in felul urmator:

a. Cei de an curent (an 2), trimiteti un email gol cu subiectul VINSEP, pana Luni 2 sept, ora 18:00.

b. Cei de ani superiori (ani 3/4), trimiteti un email gol cu subiectul VINSEPS, pana Luni 2 Sept, ora 18:00.

-1. Intrarea in sala se face incepand cu 10 minute inainte de inceperea exemenului, daca este libera sala, conform indicatiilor profesorilor supraveghetori.

0. Pentru a evita galagie timp de o ora in fata la Aula Instalatii: Intrarea in cladire si asteptatul pe hol sunt interzise pana la 10 minute inainte de inceperea examenului. Daca vreti sa veniti mai repede, asteptati in curte. Veti intra in sala cate 10, fiind indrumati spre locurile voastre. Orice materiale / dispozitive care pot fi folosite pentru copiat (telefon, ceas/ochelari inteligenti etc. vezi curs 13 se vor lasa in geanta la cuierul de la intrarea in sala). Nu raspundem pentru ele, asa ca va recomandam sa le lasati acasa! Daca sunt gasite astfel de materiale asupra voastra in timpul examenului, indiferent daca le folositi sau nu, vom considera ca este o tentativa de frauda.

1. Structura examen (conform discutiei de la curs): grila + probleme pe foaie. Singurul tip de problema care se repeta garantat este cu MIPS ciclu unic.


Curs

-----. Material OBLIGATORIU, care este legat de o parte din cursuri, a fost publicat online, pe UTPRESS. Se pot raporta pana in sesiune eventualele erori sau neclaritati si vor fi corectate. Linkul pentru raportat erori, valabil pentru studentii din an 2, seriile A si B, este aici.

1. Introducere

2. Sinteza Circuitelor Digitale, foaie/instrument de scris - se rezolva exemple la tabla

3. MIPS: Arhitectura Setului de Instrucţiuni - partea 1 pentru procesorul Mips cu ciclu unic

4. Proiectarea MIPS cu ciclu de ceas unic - partea 2 -||-, de citit inainte de curs: cursul 3, si sectiunile legate de ISA MIPS din materialul obligatoriu

5. Proiectarea ALU pentru MIPS

resursa utila. Simulator grafic pentru procesorul MIPS 32, ciclu unic

5/6. 2-3 aprilieProbleme. Rezolvare de probleme (tabla) pentru MIPS ciclu unic - de stiut inainte (bine): Mips ciclu unic - vezi cursuri + material obligatoriu. Util pentru pregatirea testului 2 si examen. Nu se face prezenta la acest curs, sunt asteptati doar cei interesati.

6. Proiectarea MIPS cu ciclu de ceas multiplu (1) - Calea de date

7. Proiectarea MIPS cu ciclu de ceas multiplu (2) - Unitatea de control

8. Proiectarea MIPS pipeline conceptele de baza pentru laboratoarele 9-10!

10. Pipeline avansat - Planificare dinamica

11. Pipeline avansat - Executie speculativa

12. Memorii

13. Arhitecturi moderne de procesoare. Pregatire pentru examen

14. Pregatire pentru examen


Laborator - Regulament

Regulamentul laboratorului de AC: aici .


Laborator - Resurse necesare

1. Manual de referinta pentru placa Basys 3 (Artix 7): aici sau aici.

2. Mediul de dezvoltare Xilinx VIVADO HL WebPACK (pt. Artix 7): aici .

3. Help online pentru VHDL: http://vhdl.renerta.com/ .


Laborator - Îndrumător online

Lucrarile de laborator se gasesc aici: Arhitectura Calculatoarelor. Indrumator de laborator  

L1. Introducere Xilinx VIVADO / VHDL,    Fisierul de constrangeri Basys 3 - complexitate redusa-medie

L2. Extinderea proiectului curent: afisorul pe 7 segmente, Resurse necesare! - complexitate redusa

(!) Testul 1 se va da la inceputul laboratorului 4. Trebuie stiute toate elementele facute in laboratoarele anterioare - principii de functionare + descriere in VHDL! Testul contine un subiect VHDL (se da o schema cu elemente din primele 3 laboratoare si se cere descrierea in VHDL) si mai multe subiecte de teorie din laboratoarele 1-3. Lipsa sau greseli in descrierea VHDL (la nivelul cerut in laboratoare si la primul curs) poate duce la nota 1 pe test, in functie de gravitate.

L3. Memorii, Resurse necesare! - complexitate medie

L4. Proiectarea MIPS 16 - 1 - complexitate medie-crescuta

L5. Proiectarea MIPS 16 - 2, Resurse necesare! - complexitate redusa

L6. Proiectarea MIPS 16 - 3, Resurse necesare! - complexitate medie

L7. Proiectarea MIPS 16 - 4, Resurse necesare! - complexitate medie - crescuta

L8. Proiectarea MIPS 16 - Evaluare finala / Notare Resurse necesare / criterii notare! - complexitate redusa pana la crescuta, in functie de corectitudinea rezultatelor din laboratoarele anterioare

L9. (!) In laboratorul 9 se da testul 2 din laboratoarele anterioare (toate cu MIPS 16) - teorie aplicata (70%) schema MIPS (partiala, doar pentru anumite instructiuni) + principii de functionare (in general, si cum functioneaza fiecare instructiune suportata de procesor) + scriere de programe simple in asamblare MIPS cu instructiunile suportate + descrierea/conversia din asamblare in cod masina a instructiunilor + descriere in VHDL (30%) a unor circuite asemanatoare! Lipsa sau greseli in descrierea VHDL poate duce la nota 1 pe test, in functie de gravitate.

Timp de lucru pentru testul 2 - 60-70 minute!

L10. (L9 in indrumator) Proiectarea MIPS 16 - Pipeline Resurse necesare!

L11. (L10 in indrumator) Proiectarea MIPS 16 - Pipeline - Evaluare / Notare Resurse necesare! Conform recomandarii de la curs, pentru a termina laboratorul 10 in timp util si a preda cu succes versiunea pipeline, este necesara modificarea programului din ROM prin inserarea de NoOp de acasa, anterior laboratorului. Explicatiile necesare sunt in materialul de laborator.

L12. (L11 in indrumator) Comunicatie seriala / FSM - transmisie

L13. (L12 in indrumator) Comunicatie seriala / FSM - receptie

In ultima (penultima in cazuri exceptionale - se discuta asta cu profesorul de laborator) saptamana de scoala se da testul 3 din laboratoarele anterioare (Mips pipeline, UART) - MIPS pipeline principii de functionare, hazarduri, diagrame de pipeline pentru o secventa de instructiuni, rezolvarea hazardurilor cu NoOp. UART: principii de functionare, functionarea unui automat cu stari finite si descrierea lui in VHDL pornind de la diagrama lui! Lipsa sau greseli in descrierea VHDL poate duce la nota 1 pe test, in functie de gravitate. Orice alte circuite in VHDL, facute pe parcursul semestrului.

L14. Finalizarea laboratorului AC: evaluare finala / colocviu (testul 3, sau teste restante = la care s-a absentat motivat!), ultima sansa de a recupera absente! FIECARE STUDENT TREBUIE DECLARAT PROMOVAT/NEPROMOVAT LA ACTIVITATEA DE LABORATOR DE CATRE PROFESORUL CU CARE A FACUT LABORATORUL

Repetarea (unica!) a testului pentru promovarea laboratorului

Conform anuntului de la curs, cine nu a promovat laboratorul poate repeta o singura data testul de laborator (daca are situatia de prezente in regula):

1. Seria A: in 14 iunie cand se sustine examenul principal - in caz de promovare se poate sutine examenul in restanta vara

2. Seria B: in 19 iunie la examenul principal - in caz de promovare se poate sutine examenul in restanta vara

SAU

Daca nu va permite timpul sa va pregatiti serios pana in 14 respectiv 19, se poate sustine retestarea in restanta de vara (iulie) - in caz de promovare se va sustine examenul in sesiunea din toamna.

COMPLETARE: continutul testului pentru promovarea laboratorului se va baza in principal pe subiectele din testele 2 si 3 (pe VHDL subiectul va fi ca in testul 2, fara fsm-uri)!


Prezenţă şi evaluare, Laborator 2018-2019

An II Seria I/Seria II

Ani anteriori

An II Seria I/Seria II - an universitar 2017-2018

An II Seria I/Seria II - an universitar 2016-2017

An II Seria I/Seria II - an universitar 2015-2016

Situatia prezentelor la curs

Cateva clarificari legate de prezenta la curs:

1. In total, la final de semestru vor fi un numar (majoritar) de cursuri la care s-a facut prezenta! La cursul 4, MIPS ciclu unic, se considera 2 prezente.

2. Influenta prezentelor asupra notei pe examenul scris, pe partea de probleme, de la disciplina de AC este urmatoarea:

   - 7 prezente sau mai putin de 7 prezente => nici un efect!

   - mai mult de 7 prezente => se aduna 0.2 puncte pentru fiecare prezenta extra (cine are 12 prezente va avea un bonus de (12-7)x0.2=1 punct)

3. Prezenta la curs nu inseamna doar prezenta fizica in sala. Pentru se recunoaste o prezenta la curs, studentul trebuie sa: fie atent, sa ia notite suplimentare pe suportul de curs listat (se ia in prealabil de pe site), sa fie capabil sa raspunda intrebarilor primite pe parcursul cursului.