Overview AC/CA IP PRS VA Advisor

Colocviu, Sesiunea Restanta Toamna 2018

1. Colocviu (ultimul) se poate sustine in data de 31 august 2018 (Vineri), cei interesati se vor prezenta pe Baritiu, la portar, la ora 10:50, dupa care vom cauta o sala libera pentru a sustine. Pentru participanti, obligatoriu trimiteti un email gol, persoana de contact Mircea Muresan, email Mircea.Muresan@cs.utcluj.ro, cu subiectul VINCOL31 pana joi ora 16:00, 30 august.

2. Pot participa doar cei care au prezentele conform regulamentului.

3. Continutul colocviului se va baza in principal pe subiectele din testele 2 si 3. Partea de vhdl este obligatorie pentru promovare.

4. In caz de nepromovare se va recontracta laboratorul in anul scolar urmator.

Examen, 4 Septembrie, re-restanta

-2. Toti cei care vor participa la re-restanta de AC din 4 SEPTEMBRIE trebuie sa imi trimita un email gol, cu subiectul VINEX4 (cei din anul curent 2) respectiv VINEX4S (cei din ani superiori 3 sau 4). Termen de trimitere Luni 3 septembrie, ora 16:00. E cu rol de contorizare pentru listarea de subiecte, In caz contrar nu vom avea subiecte suficiente pentru cei care nu imi trimit email.

-1. Intrarea in sala se face incepand cu 13:50 daca este libera sala, conform indicatiilor profesorilor supraveghetori.

0. Pentru a evita galagie timp de o ora in fata la Aula Instalatii: Intrarea in cladire si asteptatul pe hol sunt interzise pana la 10 minute inainte de inceperea examenului. Daca vreti sa veniti mai repede, asteptati in curte. Veti intra in sala cate 10, fiind indrumati spre locurile voastre. Orice materiale / dispozitive care pot fi folosite pentru copiat (telefon, ceas/ochelari inteligenti etc. vezi curs 13 se vor lasa in geanta la cuierul de la intrarea in sala). Nu raspundem pentru ele, asa ca va recomandam sa le lasati acasa! Daca sunt gasite astfel de materiale asupra voastra in timpul examenului, indiferent daca le folositi sau nu, vom considera ca este o tentativa de frauda.

1. Structura examen (conform discutiei de la curs): grila (32 intrebari NOI, primele 30 minute) + probleme pe foaie (restul timpului). Singurul tip de problema care se repeta garantat este cu MIPS ciclu unic.

2. Rezolvarea problemelor se face logic, pe pasi, conform exemplelor discutate la curs. Firul logic/justificat (la obiect, nu povesti) al rezolvarii este foarte important.

3. Pentru cei din ani anteriori: si anul acesta au fost 2 cursuri in care s-au rezolvat probleme. Folositi-le ca exemplu, si inainte sa rezolvati un anumit tip de problema asigurati-va ca intelegeti fundamentele. Daca nu va sunt de ajuns slide-urile de curs, recomand bibliografia suplimentara (Patterson in special).

4. Pentru cei din ani anteriori: Daca figurati pe situatia de laborator a anului 2 curent cu absL (vezi mai jos) dar ati promovat in ani anteriori laboratorul AC va rog email pentru a corecta (cu detalii cand si cu cine ati facut / nota).


Curs

1. Introducere

2. Sinteza Circuitelor Digitale

3. MIPS: Arhitectura Setului de Instrucţiuni - partea 1 pentru procesorul Mips cu ciclu unic

4. Proiectarea MIPS cu ciclu de ceas unic - partea 2 -||-

5. Proiectarea ALU pentru MIPS

resursa utila. Simulator grafic pentru procesorul MIPS 32, ciclu unic

6. Proiectarea MIPS cu ciclu de ceas multiplu (1) - Calea de date

7. Proiectarea MIPS cu ciclu de ceas multiplu (2) - Unitatea de control

8. Proiectarea MIPS pipeline conceptele de baza pentru laboratoarele 9-10!

9. 24-25 aprilieRezolvare de probleme - se recomanda inainte lectura atenta pt. cursurile 4, 6, 7. E util sa aveti listat pe A4 schemele complete pentru MIPS 32 ciclu unic / multi-ciclu.

10. Pipeline avansat - Planificare dinamica

11. Pipeline avansat - Executie speculativa

12. Memorii

13. Arhitecturi moderne de procesoare

14. Competitie de probleme Detalii aici, incepand cu joi ora 16:24. Pentru cine participa la rezolvarile de la curs: foi / pix / creion / de ajutor: listate cate o schema de la MIPS clasic/pipeline, MIPS multi-ciclu cu mux-uri. Va rog sa ii anuntati si pe cei din seria A, nu le-am spus la curs. Actualizare: se prelungeste termenul de predare pana Duminica ora 24:00 (termen fix). Cei selectati vor fi anuntati pe parcursul zilei de Luni (in unele cazuri rezolvarea se va reface pentru mici corecturi/lizibilitate).

Prezenta la cursul de rezolvat probleme: Marti Seria A: 52 din 150, an 3-4: 2 / Miercuri Seria B:58/170, Seria A:12 din 150, an 3-4: 2


Laborator - Regulament

Regulamentul laboratorului de AC: aici .


Laborator - Resurse necesare

1. Manual de referinta pentru placa Basys 3 (Artix 7): aici sau aici.

2. Mediul de dezvoltare Xilinx VIVADO HL WebPACK (pt. Artix 7): aici .

3. Help online pentru VHDL: http://vhdl.renerta.com/ .


Laborator - Îndrumător online

L1. Introducere Xilinx VIVADO / VHDL    Fisierul de constrangeri Basys 3 - complexitate redusa-medie

L2. Vizualizarea pe placa de dezvoltare - complexitate redusa

(!) La inceputul laboratorului 3 sau 4 trebuie stiute toate elementele facute in laboratoarele anterioare - principii de functionare + descriere in VHDL! Vor fi verificate cunostintele prin teste scrise. Lipsa sau greseli in descrierea VHDL (la nivelul cerut in laboratoare si la primul curs) poate duce la nota 1 pe test, in functie de gravitate. Media celor 3 teste va reprezenta nota pe colocviu (>=5)!

L3. Memorii - complexitate medie

L4. Proiectarea MIPS 16 - 1 - complexitate medie-crescuta

L5. Proiectarea MIPS 16 - 2 - complexitate redusa

L6. Proiectarea MIPS 16 - 3 - complexitate medie

L7. Proiectarea MIPS 16 - 4 - complexitate medie - crescuta

L8. Proiectarea MIPS 16 - Evaluare finala / Notare - complexitate redusa pana la crescuta, in functie de corectitudinea rezultatelor din laboratoarele anterioare

Testul 2 va avea o pondere de 50% din nota de colocviu, Testul 1 25%, iar testul 3 25%. Timp de lucru pentru testul 2 - 1 ora!

L9. Proiectarea MIPS 16 - Pipeline

L10. Proiectarea MIPS 16 - Pipeline - Evaluare / Notare Conform recomandarii de la curs, pentru a termina laboratorul 10 in timp util si a preda cu succes versiunea pipeline, este necesara modificarea programului din ROM prin inserarea de NoOp de acasa, anterior laboratorului. Explicatiile necesare sunt in materialul de laborator.

L11. Comunicatie seriala / FSM - transmisie

L12. Comunicatie seriala / FSM - receptie

In penultima saptamana de scoala se da testul 3 din laboratoarele anterioare (Mips pipeline, UART- laboratoarele facute complet - 11, sau 11-12 in functie de grupa) - MIPS pipeline (50%) principii de functionare, hazarduri, diagrame de pipeline pentru o secventa de instructiuni, rezolvarea hazardurilor cu NoOp. UART (50%): principii de functionare, functionarea unui automat cu stari finite si descrierea lui in VHDL pornind de la diagrama lui! Lipsa sau greseli in descrierea VHDL poate duce la nota 1 pe test, in functie de gravitate. Orice alte circuite in VHDL, facute pe parcursul semestrului.

L13-L14. Finalizarea laboratorului AC (in functie de grupe se va suprapune cu laboratorul 12): evaluare finala / colocviu (testul 3, sau teste restante = la care s-a absentat!), ultima sansa de a recupera absente! FIECARE STUDENT TREBUIE DECLARAT PROMOVAT/NEPROMOVAT LA ACTIVITATEA DE LABORATOR DE CATRE PROFESORUL CU CARE A FACUT LABORATORUL


Prezenţă şi evaluare, Laborator 2017-2018

An II Seria I/Seria II

Ani anteriori

An II Seria I/Seria II - an universitar 2016-2017

An II Seria I/Seria II - an universitar 2015-2016

Situatia prezentelor la curs

Cateva clarificari legate de prezenta la curs:

1. In total, la final de semestru vor fi un numar (majoritar) de cursuri la care s-a facut prezenta! La cursul 4, MIPS ciclu unic, se considera 2 prezente.

2. Influenta prezentelor asupra notei pe examenul scris, pe partea de probleme, de la disciplina de AC este urmatoarea:

   - 7 prezente sau mai putin de 7 prezente => nici un efect!

   - mai mult de 7 prezente => se aduna 0.2 puncte pentru fiecare prezenta extra (cine are 12 prezente va avea un bonus de (12-7)x0.2=1 punct)

3. Prezenta la curs nu inseamna doar prezenta fizica in sala. Pentru se recunoaste o prezenta la curs, studentul trebuie sa: fie atent, sa ia notite suplimentare pe suportul de curs listat (se ia in prealabil de pe site), sa fie capabil sa raspunda intrebarilor primite pe parcursul cursului.