Overview AC/CA IP PRS VA Advisor

Examen, Septembrie, restanta

0. Pentru a evita situatia din sesiunea de vara, seria A (galagie timp de o ora in fata la Aula Instalatii): Intrarea in cladire si asteptatul pe hol sunt interzise pana la ora 13:55. Daca vreti sa veniti mai repede, asteptati in curte. IN CAZ CONTRAR VOM SCADEA 2 PUNCTE DIN NOTA FINALA. Veti intra in sala cate 10, fiind indrumati spre locurile voastre. Orice materiale / dispozitive care pot fi folosite pentru copiat (telefon etc. vezi curs 13 se vor lasa in geanta la cuierul de la intrarea in sala). Nu raspundem pentru ele, asa ca va recomandam sa le lasati acasa! Daca sunt gasite astfel de materiale asupra voastra in timpul examenului, indiferent daca le folositi sau nu, vom considera ca este o tentativa de frauda.

1. Structura examen: grila + probleme pe foaie. Pe partea de probleme pot sa spun sigur ca va fi o problema cu ciclu unic. Restul problemelor pot fi din orice fel facut la curs, sau prezent in materialele de curs, sau pe baza acestor materiale.

2. Rezolvarea problemelor se face logic, pe pasi, conform exemplelor discutate la curs. Firul logic/justificat (la obiect, nu romane) al rezolvarii este foarte important.

3. Pentru cei din ani anteriori: si anul acesta au fost 2 cursuri in care s-au rezolvat probleme. Folositi-le ca exemplu, si inainte sa rezolvati un anumit tip de problema asigurati-va ca intelegeti fundamentele. Daca nu va sunt de ajuns slide-urile de curs, recomand bibliografia suplimentara (Patterson in special).

4. Pentru cei din ani anteriori: Daca figurati pe situatia de laborator a anului 2 curent cu absL (vezi mai jos) dar ati promovat in ani anteriori laboratorul AC va rog email pentru a corecta (cu detalii cand si cu cine ati facut / nota).

Colocviu, Sesiunea Restanta Toamna 2017 - rezultate

0. Situatia la colocviu a fost actualizata. Pentru cei care nu au promovat am trimis pe email lucrarea corectata, pentru a sti motivul nepromovarii.


Curs

1. Introducere

2. Sinteza Circuitelor Digitale

3. MIPS: Arhitectura Setului de Instrucţiuni

4. Proiectarea MIPS cu ciclu de ceas unic

5. Proiectarea ALU pentru MIPS

6. Proiectarea MIPS cu ciclu de ceas multiplu (1) - Calea de date

7. Proiectarea MIPS cu ciclu de ceas multiplu (2) - Unitatea de control

8. 19-20 aprilieRezolvare de probleme - se recomanda inainte lectura atenta pt. cursurile 4, 6, 7. E util sa aveti listat pe A4 schemele complete pentru MIPS 32 ciclu unic / multi-ciclu. Pe scurt vom discuta introducerea in pipeline - util pentru lab 9-10.

9. Proiectarea MIPS pipeline

10. Pipeline avansat - Planificare dinamica

11. Pipeline avansat - Executie speculativa - tot in 27 aprilie pt seria B

12. Memorii

13. Arhitecturi moderne de procesoare

14. Competitie de probleme Detalii aici. Pentru cine participa la rezolvarile de la curs: foi / pix / creion / de ajutor: listate cate o schema de la MIPS clasic/pipeline, MIPS multi-ciclu cu mux-uri

IMPORTANT pt. curs 14: Fiind liber joi, cursul 14 se face doar Miercuri, cu seria B. Cei din seria A sunt bineveniti insa doar in limita locurilor disponibile. Nu am gasit alta sala, mai mare, libera! Nu se face prezenta, iar rezolvarile vor fi distribuite (foi scanate)!


Laborator - Regulament

Regulamentul laboratorului de AC: aici .


Laborator - Resurse necesare

1. Manual de referinta pentru placa Basys 3 (Artix 7): aici sau aici.

2. Mediul de dezvoltare Xilinx VIVADO HL WebPACK (pt. Artix 7): aici .

3. Help online pentru VHDL: http://vhdl.renerta.com/ .


Laborator - Îndrumător online

L1. Introducere Xilinx VIVADO / VHDL    Fisierul de constrangeri Basys 3 Soluţia pentru activitatea 3.3 Pentru mediul Xilinx ISE - alte placi de dezvoltare

L2. Vizualizarea pe placa de dezvoltare

L3. Memorii

L4. Proiectarea MIPS 16 - 1

(!) La inceputul laboratorului 4 se considera stiute toate elementele facute in laboratoarele anterioare - principii de functionare + descriere in VHDL! Vor fi verificate cunostintele prin teste scrise.

L5. Proiectarea MIPS 16 - 2

L6. Proiectarea MIPS 16 - 3

L7. Proiectarea MIPS 16 - 4

L8. Proiectarea MIPS 16 - Evaluare finala / Notare

L9. Proiectarea MIPS 16 - Pipeline

L10. Proiectarea MIPS 16 - Pipeline - Evaluare / Notare Conform recomandarii de la curs, pentru a termina laboratorul 10 in timp util si a preda cu succes versiunea pipeline, este necesara modificarea programului din ROM prin inserarea de NoOp de acasa, anterior laboratorului. Explicatiile necesare sunt in materialul de laborator.

L11. Comunicatie seriala / FSM - transmisie

L12. Comunicatie seriala / FSM - receptie

L13-L14. Finalizarea laboratorului AC (in functie de grupe se va suprapune cu laboratorul 12): evaluare finala / colocviu, ultima sansa de a recupera absente! FIECARE STUDENT TREBUIE DECLARAT PROMOVAT/NEPROMOVAT LA ACTIVITATEA DE LABORATOR DE CATRE PROFESORUL CU CARE A FACUT LABORATORUL


Prezenţă şi evaluare, Laborator 2016-2017

An II Seria I/Seria II

Ani anteriori

An II Seria I/Seria II - an universitar 2015-2016

Situatia prezentelor la curs

Cateva clarificari legate de prezenta la curs:

1. In total, la final de semestru vor fi un numar (majoritar) de cursuri la care s-a facut prezenta! La cursul 4, MIPS ciclu unic, se considera 2 prezente.

2. Influenta prezentelor asupra notei pe examen (nota la scris) de la disciplina de AC este urmatoarea:

   - 7 prezente => nici un efect!

   - mai putin de 7 prezente => se scad 0.2 puncte pentru fiecare prezenta lipsa (ex. cine are 0 prezente va avea o penalizare de 7x0.2=1.4 puncte din nota pe examen)

   - mai mult de 7 prezente => se aduna 0.2 puncte pentru fiecare prezenta extra (cine are 12 prezente va avea un bonus de (12-7)x0.2=1 punct la nota pe examen)

3. Prezenta la curs nu inseamna doar prezenta fizica in sala. Pentru se recunoaste o prezenta la curs, studentul trebuie sa: fie atent, sa ia notite suplimentare pe suportul de curs listat (se ia in prealabil de pe site), sa fie capabil sa raspunda intrebarilor primite pe parcursul cursului.